-
公开(公告)号：CN100561448C
公开(公告)日：2009-11-18
申请号：CN200710107021.3
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0822 , G06F12/0831
Abstract: 在多处理器系统中，一种系统控制器包括侦听标签，所述侦听标签是关于各个CPU保留的缓存标签的拷贝信息。如果同一地址在连接到同一CPU总线的每个CPU的缓存标签中都被注册成S(共享状态)，则该地址仅在与同一地址被注册到的CPU相对应的侦听标签中的任何一个中被注册成S(共享状态)。
-
公开(公告)号：CN101594133A
公开(公告)日：2009-12-02
申请号：CN200910143794.6
申请日：2009-05-26
Applicant: 富士通株式会社
IPC: H03K19/003 , H03K19/0175 , G01R29/26 , G01R31/317 , G11C11/34 , G11C11/413 , G11C29/00
CPC classification number: G01R31/31708 , G01R31/3004 , G01R31/31721
Abstract: 本发明提出了一种半导体集成电路、控制方法及信息处理装置。所述半导体集成电路包括：电路块，其经由总线而连接到算术处理单元；电源噪声数据发生器，其被构造成通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；错误检测器，其被构造成对从所述电路块输出给所述总线的数据的错误进行检测；以及写入控制器，其被构造成，将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。
-
Patent Agency Ranking
公开(公告)号：CN101594133B
公开(公告)日：2013-01-09
申请号：CN200910143794.6
申请日：2009-05-26
Applicant: 富士通株式会社
IPC: H03K19/003 , H03K19/0175 , G01R29/26 , G01R31/317 , G11C11/34 , G11C11/413 , G11C29/00
CPC classification number: G01R31/31708 , G01R31/3004 , G01R31/31721
Abstract: 本发明提出了一种半导体集成电路、控制方法及信息处理装置。所述半导体集成电路包括：电路块，其经由总线而连接到算术处理单元；电源噪声数据发生器，其被构造成通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；错误检测器，其被构造成对从所述电路块输出给所述总线的数据的错误进行检测；以及写入控制器，其被构造成，将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。
-
公开(公告)号：CN100338587C
公开(公告)日：2007-09-19
申请号：CN200410082178.1
申请日：2004-12-31
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0833 , G06F12/0811 , G06F12/0817 , G06F2212/507
Abstract: 用于控制存储器系统的方法和设备。高速缓冲状态保持单元存储在高速缓冲存储器的每一条目中存储的数据的地址信息，并将每一条目的状态保持为“强修正”、“弱修正”、“共享”和“无效”中的任何之一。一旦接收数据读请求，数据取程序选择单元根据地址信息和状态选择至少一个数据取程序。读数据传送单元从所读取的数据中选择最新的数据并将该最新的数据传送到发出数据读请求的处理器。高速缓冲状态更新单元在登记数据的地址信息时，根据数据读请求的类型来更新条目的状态。
-
公开(公告)号：CN103443774A
公开(公告)日：2013-12-11
申请号：CN200780100802.8
申请日：2007-09-25
Applicant: 富士通株式会社
IPC: G06F11/18
CPC classification number: G06F11/1658 , G06F11/165 , G06F11/1679 , G06F2201/81
Abstract: 北桥芯片(11)如果检测到冗余CPU的同步崩溃，就使发生错误的异常CPU总线的动作停止，FWH(13-1)内的固件对北桥芯片(11)指示对外部指令的抑制。此外，固件把连接在正常CPU总线上的正常CPU的内部信息和高速缓存器数据保存到存储器(15-1)中，北桥芯片(11)对本系统板内的全部CPU发出复位。接着，对于全部CPU，固件把保存在所述存储器(15-1)中的CPU的内部信息复原，对北桥芯片(11)指示解除对外部指令的抑制。
-
公开(公告)号：CN101127007A
公开(公告)日：2008-02-20
申请号：CN200710107021.3
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0822 , G06F12/0831
Abstract: 在多处理器系统中，一种系统控制器包括侦听标签，所述侦听标签是关于各个CPU保留的缓存标签的拷贝信息。如果同一地址在连接到同CPU总线的每个CPU的缓存标签中都被注册成S(共享状态)，则该地址仅在与同一地址被注册到的CPU相对应的侦听标签中的任何一个中被注册成S(共享状态)。
-
公开(公告)号：CN1731372A
公开(公告)日：2006-02-08
申请号：CN200410082178.1
申请日：2004-12-31
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0833 , G06F12/0811 , G06F12/0817 , G06F2212/507
Abstract: 用于控制存储器系统的方法和设备。高速缓冲状态保持单元存储在高速缓冲存储器的每一条目中存储的数据的地址信息，并将每一条目的状态保持为“强修正”、“弱修正”、“共享”和“无效”中的任何之一。一旦接收数据读请求，数据取程序选择单元根据地址信息和状态选择至少一个数据取程序。读数据传送单元从所读取的数据中选择最新的数据并将该最新的数据传送到发出数据读请求的处理器。高速缓冲状态更新单元在登记数据的地址信息时，根据数据读请求的类型来更新条目的状态。
-
-
-
-
-
-
Search Results
7
records
(took 0.03 seconds)
