-
公开(公告)号：CN1411062A
公开(公告)日：2003-04-16
申请号：CN02144069.7
申请日：2002-09-29
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L23/00
CPC classification number: H01L25/0657 , H01L23/544 , H01L2223/5444 , H01L2224/16145 , H01L2225/06517 , H01L2225/06541 , H01L2225/06572 , H01L2225/06596
Abstract: 一种层叠了多层半导体集成电路芯片的层叠型半导体装置，各半导体集成电路芯片包括：保持被电气性写入的自己的识别信息的保持电路；在层叠了多层半导体集成电路芯片的状态下，在保持电路上设定自己的识别信息的识别信息设定电路；用于在保持电路上设定自己的识别信息才至少一个设定端子；其中，各半导体集成电路芯片对应的设定端子之间都共同连接。
-
公开(公告)号：CN101494232A
公开(公告)日：2009-07-29
申请号：CN200810128299.3
申请日：2008-07-04
Applicant: 株式会社东芝
IPC: H01L27/146 , H04N5/225 , G02B7/02
CPC classification number: H01L27/14618 , H01L24/24 , H01L27/1464 , H01L2224/13 , H01L2224/48091 , H01L2224/48465 , H01L2924/12043 , H04N5/2257 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了背照式固态图像拾取器件及使用该器件的相机模块，其包括在半导体衬底上提供并且其中布置有每一个均具有光电转换元件和场效应晶体管的多个像素的图像拾取像素区段，和用于该图像拾取像素区段的外围电路区段。驱动图像拾取像素区段中的场效应晶体管的互连层在半导体衬底的第一表面侧形成。光电转换元件的光接收表面位于半导体衬底的第二表面侧。该固态图像拾取器件包括从半导体衬底的第二表面侧暴露的第一端子，和电连接到第一端子并且可连接到半导体衬底第一表面侧的外部器件的第二端子。
-
公开(公告)号：CN1835198A
公开(公告)日：2006-09-20
申请号：CN200610007336.6
申请日：2006-02-09
Applicant: 株式会社东芝
IPC: H01L21/60 , B23K3/00 , B23K101/36 , B23K101/40
CPC classification number: B23K1/0016 , B23K2101/40 , B29C65/222 , B29C65/229 , B29C66/1122 , B29C66/43 , B29C66/472 , B29C66/818 , B29C66/81811 , B29C66/8362 , H01L2224/16 , H01L2924/00011 , H01L2924/00014 , Y10T29/49211 , Y10T29/49826 , H01L2224/0401
Abstract: 根据本发明的实施例，公开了一种接合方法，包括以下步骤：在第一主体上设置第二主体，其中在所述第一主体与所述第二主体之间插入凸起；以及通过使加热元件在所述第一主体与所述第二主体之间通过，以通过所述加热元件熔化所述凸起，利用所述凸起电和机械地接合所述第一主体和所述第二主体，其中所述加热元件被加热到构成所述凸起的材料的熔点或熔点之上。
-
公开(公告)号：CN1210792C
公开(公告)日：2005-07-13
申请号：CN02160291.3
申请日：2002-08-29
Applicant: 株式会社东芝
IPC: H01L23/48 , H01L21/28 , H01L21/768 , H01L21/60
CPC classification number: H01L24/12 , H01L21/486 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L24/11 , H01L24/16 , H01L24/45 , H01L24/48 , H01L24/75 , H01L24/81 , H01L25/0657 , H01L25/50 , H01L2224/02126 , H01L2224/0401 , H01L2224/05027 , H01L2224/05546 , H01L2224/05557 , H01L2224/05558 , H01L2224/05572 , H01L2224/10126 , H01L2224/1147 , H01L2224/13022 , H01L2224/131 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16145 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/48799 , H01L2224/73204 , H01L2224/75 , H01L2224/7565 , H01L2224/75745 , H01L2224/75753 , H01L2224/81201 , H01L2224/81205 , H01L2224/81801 , H01L2224/81895 , H01L2224/8191 , H01L2224/81948 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2924/00013 , H01L2924/00014 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/04953 , H01L2924/09701 , H01L2924/10253 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2224/13099 , H01L2924/00 , H01L2224/05552 , H01L2224/05599
Abstract: 一种半导体器件，包括：在基板上所形成的第一电极；所述第一电极上的凹型形状的下突起金属膜；以及埋设在所述下突起金属膜的凹型形状内部的，侧面和底面由所述下突起金属膜围绕的突起电极。
-
公开(公告)号：CN1490874A
公开(公告)日：2004-04-21
申请号：CN03160084.0
申请日：2003-09-26
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L23/5382 , H01L23/544 , H01L25/0657 , H01L2223/5444 , H01L2223/54473 , H01L2223/5448 , H01L2223/54486 , H01L2224/16 , H01L2224/32145 , H01L2225/06527 , H01L2924/00014 , H01L2224/0401
Abstract: 本发明是将规定的半导体集成电路芯片和至少1个以上半导体集成电路芯片叠层的叠层式半导体器件，所述至少1个以上的半导体集成电路芯片包括由多个电路块构成的组，所述规定的半导体集成电路芯片具备所述组中包括不合格电路块的场合存储表示该不合格电路块的不合格信息的存储部，和置换所述不合格电路块的置换电路部。
-
Patent Agency Ranking
公开(公告)号：CN1619812B
公开(公告)日：2010-06-23
申请号：CN200410094613.2
申请日：2001-09-27
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L21/50
CPC classification number: H01L2224/16145
Abstract: 本发明提供一种层叠型半导体器件，由至少三个分别包含半导体集成电路芯片且具有规格参数的半导体集成电路器件层叠而形成，其中：上述半导体集成电路器件中，至少两个上述半导体集成电路器件的从耗电量、工作电压、工作电压数、工作电流、保证工作温度、产生电磁波量、工作频率、可以与设在与其他半导体集成电路器件或搭载有上述半导体集成电路器件的衬底基板之间的空间中的连接材料相连接的接线端子数目、接线端子间距、和厚度中选择的规格参数的数值不同，且最下层的或最上层的半导体集成电路器件的上述规格参数的数值为最小或最大。
-
公开(公告)号：CN100481402C
公开(公告)日：2009-04-22
申请号：CN200510102531.2
申请日：2005-09-08
Applicant: 株式会社东芝
IPC: H01L23/00 , H01L23/12 , H01L23/48 , H01L25/00 , H01L25/065 , H01L21/768 , H01L21/60 , H01L21/48
CPC classification number: H01L2224/16145 , H01L2224/16225 , H01L2924/15311
Abstract: 本发明的半导体器件，具备：具有贯通孔的半导体基板；在上述贯通孔的内面上形成的第1绝缘树脂层；在上述半导体基板的表背面中的至少一方的面上形成的第2绝缘树脂层；以及在上述贯通孔内以至少把上述半导体基板的表背两面间连接起来的方式连续地形成，而且，已借助于上述第1绝缘树脂层与上述贯通孔的内面绝缘的第1导电体层。在第2绝缘树脂层上，可以具备已与贯通孔内的第1导电体层电连的第2导电体层(布线图形)。可以得到在贯通孔内形成、构成连接插塞等的导电体层的绝缘可靠性高，适合于多芯片封装体等的半导体器件。连接半导体基板的表背间的导电体层和绝缘层的形成性高，可以削减形成成本。
-
公开(公告)号：CN100444422C
公开(公告)日：2008-12-17
申请号：CN200410078054.6
申请日：2004-09-20
Applicant: 株式会社东芝
Inventor： 松尾美惠
CPC classification number: B81C1/0023 , B81C1/00095 , G01L9/0019 , G01P15/0802 , G01P15/0922 , G01P15/18 , G01P2015/084 , H01L21/76898 , H01L37/02 , H01L41/1132 , H01L41/316 , H01L41/332 , H01L2224/16225 , H03H3/02 , H03H9/105 , H03H9/174
Abstract: 一种电子元件，包括半导体衬底，具有第一表面和与第一表面相反的第二表面，腔，从半导体衬底的第一表面穿透到第二表面，以及机电组件，具有可动部分，在半导体衬底的第一表面上形成机电组件以便将可动部分设置在腔上。该电子元件还包括导电塞，从半导体衬底的第一表面穿透到第二表面，并电连接到机电组件。
-
公开(公告)号：CN1758430A
公开(公告)日：2006-04-12
申请号：CN200510102531.2
申请日：2005-09-08
Applicant: 株式会社东芝
IPC: H01L23/00 , H01L23/12 , H01L23/48 , H01L25/00 , H01L25/065 , H01L21/768 , H01L21/60 , H01L21/48
CPC classification number: H01L2224/16145 , H01L2224/16225 , H01L2924/15311
Abstract: 本发明的半导体器件，具备：具有贯通孔的半导体基板；在上述贯通孔的内面上形成的第1绝缘树脂层；在上述半导体基板的表背面中的至少一方的面上形成的第2绝缘树脂层；以及在上述贯通孔内以至少把上述半导体基板的表背两面间连接起来的方式连续地形成，而且，已借助于上述第1绝缘树脂层与上述贯通孔的内面绝缘的第1导电体层。在第2绝缘树脂层上，可以具备已与贯通孔内的第1导电体层电连的第2导电体层(布线图形)。可以得到在贯通孔内形成、构成连接插塞等的导电体层的绝缘可靠性高，适合于多芯片封装体等的半导体器件。连接半导体基板的表背间的导电体层和绝缘层的形成性高，可以削减形成成本。
-
公开(公告)号：CN1348216A
公开(公告)日：2002-05-08
申请号：CN01140933.9
申请日：2001-09-27
Applicant: 株式会社东芝
IPC: H01L25/065
CPC classification number: H01L2224/16145
Abstract: 一种层叠型半导体器件,由包含半导体集成电路芯片且具有规格的多个半导体集成电路器件层叠而成,其中:上述半导体集成电路器件中的至少三个以上的预定的半导体集成电路器件按上述规格的值的大小的顺序进行层叠。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.031 seconds)
