-
公开(公告)号：CN108074913A
公开(公告)日：2018-05-25
申请号：CN201710999443.X
申请日：2017-10-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/538 , H01L21/60
Abstract: 本公开涉及半导体装置及其制造方法。在半导体装置中，包括与传输线(第一光波导和第二光波导)不同的材料的第一虚设图案形成在靠近传输线的第一区域中，并且包括与传输线相同的材料并且不充当传输线的第二虚设图案形成在与传输线分开的第二区域中。
-
公开(公告)号：CN106373975B
公开(公告)日：2022-03-18
申请号：CN201610423517.0
申请日：2016-06-15
Applicant: 瑞萨电子株式会社
IPC: H01L27/15
Abstract: 本发明提供一种具有硅波导的光的传播特性不会发生劣化的中介层的半导体器件。中介层(IP1)具有例如沿着x方向配置的多个相同的功能块(MD)，该功能块(MD)具有搭载有半导体芯片的第一区域(R1)、搭载有发光元件芯片的第二区域(R2)、搭载有受光元件芯片的第三区域(R3)以及多个硅波导(PC)。而且，第二区域(R2)以及第三区域(R3)配置于第一区域(R1)与中介层(IP1)的沿着x方向的第一边之间。另外，多个硅波导(PC)配置于第二区域(R2)以及第三区域(R3)与上述第一边之间，并从第二区域(R2)以及第三区域(R3)向上述第一边延伸，没有形成于在x方向上彼此相邻的功能块(MD)之间。
-
公开(公告)号：CN105388560B
公开(公告)日：2020-01-14
申请号：CN201510520035.2
申请日：2015-08-21
Applicant: 瑞萨电子株式会社
IPC: G02B6/12
Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。
-
-
公开(公告)号：CN109959988A
公开(公告)日：2019-07-02
申请号：CN201811553671.5
申请日：2018-12-19
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及半导体器件。在绝缘层之上形成两个光波导以及被设置为覆盖光波导的绝缘膜。经由与上述绝缘膜不同的绝缘膜，在绝缘膜上方形成两个布线和加热器金属线。后一个绝缘膜薄于前一个绝缘膜，并且具有的折射率高于前一个绝缘膜的折射率。来自两个光波导中任一个的泄露光可以被抑制或防止被两个布线、加热器金属线等中的任一个反射，以通过利用两个绝缘膜的折射率之间的差再次朝向两个光波导行进。
-
Patent Agency Ranking
公开(公告)号：CN108931859A
公开(公告)日：2018-12-04
申请号：CN201810124748.0
申请日：2018-02-07
Applicant: 瑞萨电子株式会社
IPC: G02F1/025
CPC classification number: G02F1/2257 , G02F2001/212 , G02F2201/063 , G02F1/025
Abstract: 本发明提供一种半导体器件，实现内置有硅光调制器的半导体器件的小型化。半导体器件具有光调制器，该光调制器将第1光波导路、相位调制部(PM)、第2光波导路依次连接，沿第1方向(Y)对光进行引导，其中，相位调制部具有：半导体层(SL)，其由单晶硅构成，第1方向上的长度(L1)比与第1方向正交的第2方向(X)上的宽度(W1)大；芯部(CR)，其是形成于半导体层的光波导区域，沿第1方向延伸；一对板部(SB)，其在第2方向上配置于芯部的两侧；第1电极(Mp)，其与一个板部连接；和第2电极(Mn)，其与另一个板部连接。并且，芯部具有沿第1方向延伸的p型半导体区域和n型半导体区域，第2方向与半导体层的晶体取向 一致。
-
公开(公告)号：CN106019640A
公开(公告)日：2016-10-12
申请号：CN201610172326.1
申请日：2016-03-24
Applicant: 瑞萨电子株式会社
IPC: G02F1/025
CPC classification number: H01L31/18 , G02B6/122 , G02B6/1223 , G02B6/13 , G02B6/136 , G02F1/025 , H01L31/02325
Abstract: 本发明提供一种半导体装置以及其制造方法，谋求半导体装置的高集成化，并实现半导体芯片的小型化。该半导体装置包括半导体基板(SUB)、在半导体基板(SUB)上形成的由氧化硅构成的绝缘层(CL)以及在绝缘层(CL)上形成的由硅构成的半导体层(SL)，通过半导体层(SL)而形成有光信号用传输线路部(A)的光波导(PO)以及光调制部(B)的光调制器(PC)。并且，绝缘层(CL)成为留下其一部分而具有空洞的中空构造，构成光波导(PO)以及光调制器(PC)的半导体层(SL)各自的两侧面以及下表面露出而被空气覆盖。
-
公开(公告)号：CN109979949B
公开(公告)日：2024-06-28
申请号：CN201811583471.4
申请日：2018-12-24
Applicant: 瑞萨电子株式会社
IPC: H01L27/144 , H01L23/528 , H01L23/48 , H01L21/768
Abstract: 本发明的实施例涉及半导体装置及其制造方法。为了改善半导体装置的性能，在p型半导体PR之上形成半导体层EP。在半导体层EP之上形成n型半导体层NR1。半导体层PR、半导体层EP和半导体层NR1分别配置光接收器的一部分。在半导体层EP之上形成与半导体层EP的材料不同的材料的盖层，并且在盖层内形成硅化物层，该硅化物层是金属与被包括在盖层中的材料的反应产物。穿过硅化物层在盖层之上形成具有阻挡金属膜BM1的插塞。这里，在半导体层NR1内未形成金属与被包括在半导体层NR1中的材料的反应产物。
-
公开(公告)号：CN110031931B
公开(公告)日：2022-06-21
申请号：CN201811504759.8
申请日：2018-12-10
Applicant: 瑞萨电子株式会社
IPC: G02B6/12
Abstract: 本申请涉及半导体器件。在具有在第一半导体层上方堆叠第二半导体层且插入有电介质层的配置的SIS型光波导部分中，第一半导体层在没有堆叠第二半导体层的第一引出部分处电耦合到第一电极。此外，第二半导体层在不与第一半导体层重叠的第二引出部分处电耦合到第二电极。结果，当通过干法刻蚀形成用于形成第二电极的接触孔时，第一半导体层和第二半导体层之间的电介质层不会被损坏或破坏，并且因此可以防止第一半导体层和第二半导体层之间的短路故障。因此，可以提高光波导部分的可靠性。
-
公开(公告)号：CN106405970A
公开(公告)日：2017-02-15
申请号：CN201610391363.1
申请日：2016-06-03
Applicant: 瑞萨电子株式会社
CPC classification number: G02B6/122 , G02B6/136 , G02B6/34 , G02B2006/12038 , G02B2006/12061 , G02B2006/12097 , G02B2006/12107 , G02F1/025 , G02F1/225 , H01L21/84 , H01L27/1203
Abstract: 本发明涉及使半导体器件的性能提高的半导体器件及其制造方法。具有光波导路和p型半导体部的半导体器件以如以方式构成。光波导路具有：形成在绝缘层上的第1半导体层、形成在第1半导体层上的绝缘层以及形成在绝缘层上的第2半导体层。此外，p型半导体部具有第1半导体层。而且，p型半导体部的膜厚比光波导路的膜厚小。这样，在第1半导体层和第2半导体层之间形成有绝缘层，因此，使得光波导路的膜厚和p型半导体部的膜厚的控制变得容易。特别是，在p型半导体部的形成工序中，在利用蚀刻除去不需要的第2半导体层之际，使下层的绝缘层作为蚀刻阻挡层发挥作用，从而能够容易地调整p型半导体部的膜厚。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.056 seconds)
