公开(公告)号：KR1020210006164A

公开(公告)日：2021-01-18

申请号：KR1020190082104

申请日：2019-07-08

Applicant: 고려대학교 산학협력단

Inventor： 유현용 ,  김승환

IPC: H01L29/788 ,  H01L29/66 ,  H01L21/768 ,  H01L21/02 ,  H01L29/78 ,  H01L29/778 ,  H01L29/808

Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 반도체소자는기본소자, 상기기본소자의적어도일 방향에형성되는중간층및 상기기본소자에대향하는방향에서상기중간층에형성되는금속층을포함할수 있으며, 중간층내부에는중간층에대한전압의인가에따라서전도성필라멘트가생성될수 있다.

公开(公告)号：KR102045285B1

公开(公告)日：2019-11-15

申请号：KR1020180040420

申请日：2018-04-06

Applicant: 고려대학교 산학협력단

Inventor： 유현용 ,  정승근 ,  김승환 ,  김광식

IPC: H01L29/423 ,  H01L21/02

公开(公告)号：KR101794192B1

公开(公告)日：2017-11-06

申请号：KR1020150025561

申请日：2015-02-24

Applicant: 고려대학교 산학협력단 ,  인하대학교 산학협력단

Inventor： 유현용 ,  김광식 ,  김승환 ,  최리노

IPC: H01L29/49 ,  H01L29/66 ,  H01L21/314

CPC classification number: H01L29/49 ,  H01L29/66

Abstract: 본발명은소스또는드레인이형성되는반도체소자에관한것으로, 반도체층, 반도체소자의소스또는드레인을형성하는금속층및 상기금속층과상기반도체층사이에형성되는유전층을포함하고, 상기유전층은 ALD(Atomic Layer Deposition) 공정방식을통해도핑되되, 상기 ALD 공정의원료공급주기의횟수를제어하여상기유전층의도핑농도를조절함으로써, 저온공정만으로낮은컨택저항을구현하는반도체소자를제공할수 있다.

公开(公告)号：KR1020170109170A

公开(公告)日：2017-09-28

申请号：KR1020160032842

申请日：2016-03-18

Applicant: 고려대학교 산학협력단 ,  인하대학교 산학협력단

Inventor： 유현용 ,  김선우 ,  김승환 ,  최리노

IPC: H01L21/8238 ,  H01L21/02 ,  H01L29/10 ,  H01L29/417

CPC classification number: H01L21/823814 ,  H01L21/02472 ,  H01L21/823807 ,  H01L21/823871 ,  H01L29/1025 ,  H01L29/41725

Abstract: 본발명의제1 실시예에따른반도체소자는, 채널영역, 고농도로도핑된 소스영역및 드레인영역을포함한반도체기판; 상기반도체기판의채널영역상에형성된게이트구조체; 상기반도체기판상의소스영역및 드레인영역에형성된제1 중간층; 상기제1 중간층상에형성된제2 중간층; 및상기제2 중간층상에금속물질로형성된소스전극및 드레인전극을포함한다. 본발명은접촉저항감소를위한반도체표면공정기술로써금속과반도체사이에고 유전율의산화물을이중중간층으로형성하여반도체표면에서의접촉저항을감소할수 있다.

Abstract translation: 根据本发明第一实施例的半导体器件包括：包括沟道区，重掺杂源极区和漏极区的半导体衬底; 形成在半导体衬底的沟道区上的栅极结构; 第一中间层，形成在半导体衬底上的源极区域和漏极区域上; 形成在第一中间层上的第二中间层; 以及在第二中间层上由金属材料形成的源电极和漏电极。 本发明可以在金属和电介质自我中间层作为表面半导体工艺技术之间的半导体的用于减小接触电阻降低接触电阻eseoui半导体表面的双氧化物的形成。

公开(公告)号：KR1020160103283A

公开(公告)日：2016-09-01

申请号：KR1020150025561

申请日：2015-02-24

Applicant: 고려대학교 산학협력단 ,  인하대학교 산학협력단

Inventor： 유현용 ,  김광식 ,  김승환 ,  최리노

IPC: H01L29/49 ,  H01L29/66 ,  H01L21/314

CPC classification number: H01L29/49 ,  H01L29/66 ,  H01L29/66409

Abstract: 본발명은소스또는드레인이형성되는반도체소자에관한것으로, 반도체층, 반도체소자의소스또는드레인을형성하는금속층, 및상기금속층과상기반도체층사이에형성되는유전층을포함함으로써, 저온공정만으로낮은컨택저항을구현하는반도체소자를제공할수 있다.

Abstract translation: 本发明涉及形成源极或漏极的半导体器件。 半导体器件包括：半导体层; 形成半导体器件的源极或漏极的金属层; 以及形成在所述金属层和所述半导体层之间的电介质层。 因此，仅通过低温工艺提供实现低接触电阻的半导体器件。