-
公开(公告)号：KR102235755B1
公开(公告)日：2021-04-08
申请号：KR1020190082104A
申请日：2019-07-08
Applicant: 고려대학교 산학협력단
IPC: H01L29/788 , H01L21/02 , H01L21/768 , H01L29/66 , H01L29/778 , H01L29/78 , H01L29/808
CPC classification number: H01L29/788 , H01L21/0228 , H01L21/76838 , H01L29/66825 , H01L29/778 , H01L29/785 , H01L29/8083
Abstract: 본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 반도체 소자는 기본 소자, 상기 기본 소자의 적어도 일 방향에 형성되는 중간층 및 상기 기본 소자에 대향하는 방향에서 상기 중간층에 형성되는 금속층을 포함할 수 있으며, 중간층 내부에는 중간층에 대한 전압의 인가에 따라서 전도성 필라멘트가 생성될 수 있다.
-
公开(公告)号：WO2021206219A1
公开(公告)日：2021-10-14
申请号：PCT/KR2020/007864
申请日：2020-06-17
Applicant: 고려대학교 산학협력단
Abstract: 본 발명의 일 실시예 따른 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 제공된 게이트 절연막, 상기 게이트 절연막 상에 제공되며, 전자를 갖는 유기 물질로 구성되는 유기 도펀트층, 상기 유기 도펀트층 상에 제공된 2차원 반도체층, 상기 2차원 반도체층 상에 제공된 소스 전극 및 상기 2차원 반도체층 상에 제공되며, 상기 소스 전극과 이격된 드레인 전극을 포함한다. 본 발명은 유기 도펀트층을 포함하는 2차원 반도체 트랜지스터를 통해 2차원 반도체 트랜지스터의 히스테리시스를 감소시킬 수 있다.
-
公开(公告)号：WO2021194116A1
公开(公告)日：2021-09-30
申请号：PCT/KR2021/002637
申请日：2021-03-03
Applicant: 고려대학교 산학협력단
IPC: G06F30/398 , G06F117/12
Abstract: 본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다.
-
公开(公告)号：WO2020009281A1
公开(公告)日：2020-01-09
申请号：PCT/KR2018/013140
申请日：2018-10-31
Applicant: 고려대학교 산학협력단
IPC: H01L21/324 , H01L21/268 , H01L21/22
Abstract: 반도체 소자에서의 불순물 활성화 방법이 개시된다. 상기 불순물 활성화 방법은 (a) 반도체 기판에 불순물을 주입하는 단계, (b) 상기 반도체 기판을 500℃ 내지 550℃에서 열처리하여 상기 불순물을 제1차 활성화하는 단계, 및 (c) 상기 불순물이 주입된 반도체 기판의 표면에 가시광 레이저를 조사하여 상기 불순물을 제2차 활성화하는 단계를 포함한다.
-
5.发明申请3차원 단일 집적 저온 공정 기술을 위한 소스와 드레인 컨택의 금속-유전층-반도체 구조 및 그 제조 방법 审中-公开三维单组件低温工艺技术及其制造方法的漏电触头的金属 - 电介质层 - 半导体结构
公开(公告)号：WO2016137123A1
公开(公告)日：2016-09-01
申请号：PCT/KR2016/000700
申请日：2016-01-22
Applicant: 고려대학교 산학협력단 , 인하대학교 산학협력단
IPC: H01L29/49 , H01L29/66 , H01L21/314
Abstract: 본 발명은 소스 또는 드레인이 형성되는 반도체 소자에 관한 것으로, 반도체층, 반도체 소자의 소스 또는 드레인을 형성하는 금속층, 및 상기 금속층과 상기 반도체층 사이에 형성되는 유전층을 포함함으로써, 저온 공정만으로 낮은 컨택 저항을 구현하는 반도체 소자를 제공할 수 있다.
Abstract translation: 本发明涉及其中形成源极或漏极的半导体器件，并且可以提供一种半导体器件，其包括半导体层，形成半导体器件的源极或漏极的金属层和形成的介电层 在金属层和半导体层之间。 因此，半导体器件只能通过低温工艺实现低接触电阻。
-
Patent Agency Ranking
公开(公告)号：WO2015194782A1
公开(公告)日：2015-12-23
申请号：PCT/KR2015/005746
申请日：2015-06-09
Applicant: 고려대학교 산학협력단
IPC: H01L33/14
CPC classification number: H01L33/14
Abstract: 본 발명은 간접 밴드갭 반도체 전기발광소자 및 이의 제조방법에 관한 것으로서, 보다 바람직하게는 기판을 마련하는 단계: 상기 기판의 상면에 절연층을 적층하여 형성하는 단계; 상기 절연층의 상면에 제1 반도체층을 적층하여 형성하는 단계; 상기 제1 반도체층의 상면에 포토 레지스트를 현상하여 상기 제1 반도체층의 상면 일부를 식각하고, 식각된 상기 제1 반도체층의 상면에 제1 전극을 형성하는 단계; 상기 제1 전극 및 상기 제1 반도체층의 상면에 포토 레지스트를 현상하여 상기 제1 전극과 소정거리 이격된 상기 제1 반도체층의 상면을 식각하고, 식각된 상기 제1 반도체층의 상면에 제2 전극을 형성하는 단계; 상기 제1 반도체층의 상면에 제2 반도체층을 적층하여 형성하는 단계; 상기 제2 반도체층의 상면에 전류확산층을 적층하여 형성하는 단계; 상기 전류확산층에 전압을 인가하여, 상기 제2 반도체층과 상기 제1 반도체층 사이에 채널층을 형성하는 단계; 및 상기 제1 전극 및 제2 전극에 각각 전압을 인가하여, 상기 채널층과 제2 전극의 계면 사이에서 빛을 방출하는 단계;를 포함하는 것을 특징으로 한다.
Abstract translation: 本发明涉及一种间接带隙半导体场致发光元件及其制造方法，所述制造方法更优选包括以下工序：准备基板; 通过将其层叠在基板的上表面上而形成绝缘层; 通过在绝缘层的上表面上层叠第一半导体层而形成第一半导体层; 通过在第一半导体层的上表面上显影光致抗蚀剂蚀刻第一半导体层的上表面的一部分，以及在第一半导体层的蚀刻的上表面上形成第一电极; 通过在第一半导体层和第一电极的上表面上显影光致抗蚀剂，蚀刻第一半导体层的与上述第一电极隔开预定距离的上表面，以及在蚀刻后的第一半导体层的上表面上形成第二电极 半导体层; 通过在第一半导体层上层叠第二半导体层而形成第二半导体层; 通过在第二半导体层的上表面上层叠电流扩散层; 通过向所述电流扩散层施加电力，在所述第一半导体层和所述第二半导体层之间形成沟道层; 以及通过向所述第一电极和所述第二电极中的每一个施加电力，从所述沟道层和所述第二电极之间的界面发射光。
-
公开(公告)号：WO2022181889A1
公开(公告)日：2022-09-01
申请号：PCT/KR2021/007067
申请日：2021-06-07
Applicant: 고려대학교 산학협력단
IPC: H01L29/739 , H01L29/66
Abstract: 본 발명의 일 실시예에 따른 터널링 소자는, 제1 산화물 기판 상부에 형성된 제1 반도체 조각; 상기 제1 반도체 조각 위에 적층되어 형성된 제2 반도체 조각; 및 상기 제1 반도체 조각 및 상기 제2 반도체 조각 사이에 형성된 중간층을 포함하며, 상기 중간층은 상기 제2 반도체 조각의 일면에서 소정 시간 자연 산화되어 형성된 자연 산화막이다.
-
公开(公告)号：WO2021112404A1
公开(公告)日：2021-06-10
申请号：PCT/KR2020/014708
申请日：2020-10-27
Applicant: 고려대학교 산학협력단
IPC: H01L21/768 , H01L21/3105 , H01L21/02
Abstract: 비아 형성 방법, 이를 기반으로 하는 반도체 장치의 제조 방법 및 반도체 장치에 관한 것으로, 비아 형성 방법은, 적어도 하나의 소자가 형성된 기판에 중간층이 형성되는 단계 및 상기 중간층의 일 면에 대해 요구 회전 속도로 미리 정의된 기간 동안 평탄화를 수행하여 상기 적어도 하나의 소자에 대응하는 적어도 하나의 부분을 상기 중간층으로부터 이탈시킴으로써, 상기 적어도 하나의 소자에 대응하는 적어도 하나의 비아를 상기 중간층에 형성하는 단계를 포함할 수 있다.
-
公开(公告)号：WO2021006526A1
公开(公告)日：2021-01-14
申请号：PCT/KR2020/008531
申请日：2020-06-30
Applicant: 고려대학교 산학협력단
IPC: H01L29/788 , H01L29/66 , H01L21/768 , H01L21/02 , H01L29/78 , H01L29/778 , H01L29/808
Abstract: 본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 반도체 소자는 기본 소자, 상기 기본 소자의 적어도 일 방향에 형성되는 중간층 및 상기 기본 소자에 대향하는 방향에서 상기 중간층에 형성되는 금속층을 포함할 수 있으며, 중간층 내부에는 중간층에 대한 전압의 인가에 따라서 전도성 필라멘트가 생성될 수 있다.
-
公开(公告)号：KR101811663B1
公开(公告)日：2017-12-26
申请号：KR1020160039061
申请日：2016-03-31
Applicant: 고려대학교 산학협력단
IPC: H01L21/768 , H01L21/02 , H01L21/67 , H01L21/324 , H01L21/28
Abstract: 본발명은반도체층; 상기반도체층의상부에형성된유전체층; 및상기유전체층상부에형성된금속층;을포함하고, 상기반도체층에서상기유전체층과접합되는표면및 상기유전체층이수소(H) 가스를이용하여열처리된것을특징으로하는반도체구조에관한것이다.
Abstract translation: 本发明涉及一种半导体器件， 形成在半导体层上的电介质层; 以及形成在电介质层上的金属层，其中使用氢气（H）对与电介质层接合的半导体层的表面和电介质层进行热处理。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.021 seconds)
