公开(公告)号：KR1020090093141A

公开(公告)日：2009-09-02

申请号：KR1020080018492

申请日：2008-02-28

Applicant: 고려대학교 산학협력단

Inventor： 김성경 ,  김태현 ,  한동국 ,  홍석희

IPC: H04L9/08

CPC classification number: H04L9/3249 ,  H04L9/0869 ,  H04L9/302

Abstract: A method and an apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium using by the same are provided make a encryption procedure simple by adding a simple resistor. An apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium is composed of an intermediate operator generating unit(810), a modular exponentiation operation unit(820), a correlation modular exponentiation operation unit(830), a CRT operator(840), a bit comparison operator area(850), and a signature authentication performing unit(860). The intermediate operator generation unit generates a first and a second operator by using a message and a prime number to be transmitted to an authenticated receiver. The modular exponentiation operation unit performs a modular operation of the message.

Abstract translation: 提供使用基于CRT-RSA的比特算术和使用其的记录介质的数字签名的方法和装置，通过添加简单的电阻器使得加密过程简单。 使用基于CRT-RSA和记录介质的比特算术的数字签名装置由中间算子生成单元（810），模幂运算单元（820），相关模幂运算单元（830）， CRT操作器（840），位比较运算器区域（850）和签名认证执行单元（860）。 中间操作者生成单元通过使用消息和要被发送给经认证的接收器的素数来生成第一和第二操作者。 模幂运算单元执行消息的模块化操作。

公开(公告)号：KR101011264B1

公开(公告)日：2011-01-27

申请号：KR1020080005799

申请日：2008-01-18

Applicant: 고려대학교 산학협력단

Inventor： 김희석 ,  김태현 ,  한동국 ,  홍석희

IPC: G06F9/06 ,  G06F7/00

Abstract: 본 발명은 차분전력분석(DPA) 공격 및 키 스케줄링 공격에 안전한 아리아 마스킹 방법과 이를 이용한 아리아 암호 장치 및 방법에 관한 것이다. 본 발명에 따른 마스킹을 이용한 아라아 암호 장치는, 상기 장치를 제어하는 제어부로서, 마스킹 난수를 생성하고 상기 마스킹 난수와 두 종류의 에스박스를 이용하여 네 종류의 마스킹 에스박스를 생성하는 상기 제어부; 상기 마스킹 난수에 의해 입력데이터를 마스킹하여 마스킹 입력데이터(masked input data)를 생성하는 입력데이터 마스킹부; 외부로부터 입력되는 암호키로부터 상기 마스킹 난수에 의해 마스킹된 마스킹 라운드키(masked round-key)를 생성하는 키 스케줄링부; 및 상기 마스킹 라운드키 및 상기 네 종류의 마스킹 에스박스를 이용하여 상기 마스킹 입력데이터에 대해 각각의 라운드 연산을 수행하는 마스킹 암호연산부를 포함하며, DPA 공격 및 키 스케줄링 공격에 대한 안정성을 제공하고 하드웨어 자원 및 암호 연산시간을 감소시킨다.

公开(公告)号：KR1020100026358A

公开(公告)日：2010-03-10

申请号：KR1020080085332

申请日：2008-08-29

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  서석충 ,  김태현 ,  한동국

IPC: H04L9/14 ,  H04L9/28 ,  G06F7/64 ,  H04L12/28

CPC classification number: H04L9/3066 ,  H04L9/06

Abstract: PURPOSE: A method and an apparatus for operating an elliptic curve cryptograph based on block indexing in a sensor mote, and a recording medium are provided to improve operation efficiency by reducing the number of left shifts of a middle result value. CONSTITUTION: A division word is generated(S410). A plurality of blocks is generated by dividing the division window into four bit window size(S420). A first region and a second region are formed through a block indexing(S430). An intermediate result value of a finite field multiplication is generated. The intermediate result value of the finite field multiplication is updated(S440). The intermediate result value of the finite field multiplication is stored in an address increasing according to the number of block indexing(S450). The result value of the finite field multiplication of all words corresponding to the first region is shifted left with four bits(S460).

Abstract translation: 目的：提供一种基于传感器微尘中的块索引来操作椭圆曲线密码术的方法和装置，以及记录介质，以通过减少中间结果值的左移位数来提高操作效率。 构成：生成分词（S410）。 通过将分割窗口划分为四位窗口大小来生成多个块（S420）。 通过块索引形成第一区域和第二区域（S430）。 生成有限域乘法的中间结果值。 更新有限域乘法的中间结果值（S440）。 有限域乘法的中间结果值存储在根据块索引数量增加的地址（S450）中。 对应于第一区域的所有字的有限域乘法的结果值向左移位四位（S460）。

公开(公告)号：KR100953716B1

公开(公告)日：2010-04-19

申请号：KR1020080018492

申请日：2008-02-28

Applicant: 고려대학교 산학협력단

Inventor： 김성경 ,  김태현 ,  한동국 ,  홍석희

IPC: H04L9/08

Abstract: CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록 매체가 개시된다.
본 발명에 따른 CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법은,
서로 다른 소수 를 비밀키로, 를 만족하는 을 공개키로 euler totient 함수 과 서로 소인 랜덤한 정수 에 의해 선택된 을 공개키로, 을 만족하는 을 비밀키로 이용하는 CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 및 상기 소수 를 이용하여 제 1 중간 연산자 를 생성하고, 상기 메시지 및 상기 소수 를 이용하여 제 2 중간 연산자 를 생성하는 단계; 상기 메시지 에 상기 비밀키 을 로 모듈라 연산한 값을 제곱한 을 상기 소수 로 모듈라 연산하여 값을 산출하는 단계; 상기 산출된 , 상기 공개키 , 상기 서로 다른 소수 및 상기 제 1 중간 연산자를 이용하여 제 1 사용자 메시지 을 생성하고, 상기 제 1 사용자 메시 지 에 상기 비밀키 을 로 모듈라 연산한 값을 제곱한 을 상기 소수 로 모듈라 연산하여 값을 산출하는 단계; 상기 연산된 및 로 이루어진 데이터 쌍을 입력 값으로 중국인의 나머지 정리를 이용하여 나머지 정리 값 를 생성하고, 상기 나머지 정리 값에 비트 비교 연산자인 AND 연산자에 의해 생성된 제 2 사용자 메시지 을 이용한 를 곱하여 상기 메시지 에 대한 서명 인증의 결과값을 생성하는 단계; 및 상기 생성된 서명 인증의 결과값과 상기 메시지 에 비밀키 제곱한 값에 모듈라 연산하여 생성한 서명값의 동일여부에 따라 서명 인증을 수행하는 단계를 포함한다.
본 발명에 의하면, 단순한 레지스터의 추가에 의해 단순한 암호화 방법을 제공하며, 연산량 역시 종래의 암호화 방법에 비해 유사하면서도, 비트 비교 연산을 수행함으로써 입력 값과 서명 생성 과정의 중간 결과값 모두에 오류가 주입되더라도 최근 제시된 오류 주입 공격에 안전성을 제공함으로써 스마트카드와 같은 내장형 장치에서도 효율적이고 안전한 디지털 서명 기법을 제공할 수 있는 효과가 있다.

公开(公告)号：KR1020100039048A

公开(公告)日：2010-04-15

申请号：KR1020080098252

申请日：2008-10-07

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  김성경 ,  김태현 ,  한동국

IPC: H04L9/16

CPC classification number: G06F7/723 ,  G06F2207/7271

Abstract: PURPOSE: By reducing the operation quantity in comparison with the CRT-RSA encryption algorithm the digital signature method using the safe CRT-RSA modular exponentiation algorithm for the error injection attack, and the recording medium recording this with the apparatus improve the operation processing speed. CONSTITUTION: An encoding factor receiver(610) receives a message a plurality of encoding factors. By using the selected first data aggregate among encoding factors the first data pair generating unit(620) is created the first data pair. According to the second data pair generating unit is encoding factors and the second data aggregate, the second data pair is created. The first median generating unit(640) produces the first median. The second median generating unit produces the second median. The intermediate operation person generating unit(660) is created the intermediate operation person.

Abstract translation: 目的：通过减少与CRT-RSA加密算法相比的数字签名方法，使用安全CRT-RSA模幂运算法进行错误注入攻击，并将记录介质与设备进行记录，提高了操作处理速度。 构成：编码因子接收器（610）接收消息多个编码因子。 通过在编码因子中使用所选择的第一数据聚合，创建第一数据对生成单元（620）。 根据第二数据对生成单元是编码因子和第二数据聚合，创建第二数据对。 第一个中值生成单元（640）生成第一个中值。 第二中位生成单元产生第二个中位数。 中间操作人员生成单元（660）被创建为中间操作人员。

公开(公告)号：KR1020090090881A

公开(公告)日：2009-08-26

申请号：KR1020080016421

申请日：2008-02-22

Applicant: 고려대학교 산학협력단

Inventor： 서석충 ,  한동국 ,  김태현 ,  홍석희

IPC: G06F7/52

CPC classification number: G06F7/725 ,  G06F5/08

Abstract: A method of elliptic curve cryptography processing in sensor mote, an apparatus and a recording medium using the same are provided to realize a speedy calculation comparing to a general curve, and implement Koblitz curve in 8-bit Atmega 128 processor. An elliptic curve crypto arithmetic and logic unit produces a first intermediate result value by performing logical multiplication operation in bit component of upper 4 bits of the polynomial of the finite body element and pre-operation table(710). An elliptic curve crypto arithmetic and logic unit produces a second intermediate result value by performing logical multiplication operation of finite field element in the bit component of lower 4 bits of polynomial and pre-operation table(720). An apparatus produces a result value of the finite body multiplication(730).

Abstract translation: 提供了一种传感器微尘中的椭圆曲线密码处理方法，使用其的装置和记录介质，以实现与一般曲线相比的快速计算，并在8位Atmega 128处理器中实现Koblitz曲线。 椭圆曲线加密算术和逻辑单元通过在有限体元素和预操作表（710）的多项式的高4位的比特分量中执行逻辑乘法运算来产生第一中间结果值。 椭圆曲线加密算术和逻辑单元通过在多项式和预操作表（720）的低4位的比特分量中执行有限域元素的逻辑乘法运算来产生第二中间结果值。 一种装置产生有限体乘法的结果值（730）。

公开(公告)号：KR1020090080842A

公开(公告)日：2009-07-27

申请号：KR1020080006827

申请日：2008-01-22

Applicant: 고려대학교 산학협력단

Inventor： 김성경 ,  김태현 ,  한동국 ,  홍석희

IPC: H04L9/28 ,  H04L9/32

Abstract: A digital signature method and a digital signature apparatus using a CRT-RSA(Chinese Remainder Theorem-Rivest Shamir Adleman) modular exponentiation algorithm, and a computer-readable storage medium are provided to enhance efficiency and stability in a built-in device such as a smart card by simplifying a calculation process and securing safety from a simple power analysis and an error implantation attack. A digital signature apparatus using a CRT-RSA modular exponentiation algorithm includes a data input unit(510), a user data selection unit(520), a first modular exponentiation calculation unit(531), a second modular exponentiation calculation unit(532), a first CRT calculation unit(541), a second CRT calculation unit(542), a compared value generation unit(550), and a control unit(560). The data input unit receives an input from a user. The user data selection unit selects a random integer. The first and second modular exponentiation calculation units perform modular exponentiation calculation processes. The first and second CRT calculation units perform CRT calculation processes. The compared value generation unit generates a compared value. The control unit controls operations of the digital signature apparatus.

Abstract translation: 提供一种数字签名方法和使用CRT-RSA（中国剩余定理 - 里瓦斯·沙米尔·阿德尔曼）模幂运算算法的数字签名装置，以及计算机可读存储介质，以提高内置装置的效率和稳定性，例如 智能卡通过简化计算过程并通过简单的功率分析和错误植入攻击来确保安全性。 使用CRT-RSA模幂算法的数字签名装置包括数据输入单元（510），用户数据选择单元（520），第一模幂运算单元（531），第二模幂运算单元（532） 第一CRT计算单元（541），第二CRT计算单元（542），比较值生成单元（550）和控制单元（560）。 数据输入单元从用户接收输入。 用户数据选择单元选择随机整数。 第一和第二模幂运算单元执行模幂运算程序。 第一和第二CRT计算单元执行CRT计算处理。 比较值生成单元生成比较值。 控制单元控制数字签名装置的操作。

公开(公告)号：KR101047103B1

公开(公告)日：2011-07-07

申请号：KR1020090094635

申请日：2009-10-06

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  한동국 ,  서석충

IPC: G06F21/62 ,  G06F19/00

Abstract: 고속 차분 전력 분석 방법 및 그 기록 매체가 개시된다. 본 발명의 일 실시 예에 따른 고속 차분 전력 분석 방법은 수집된 트레이스들에 대해 비밀키를 추정하는 단계; S박스들에 대해 CPU와 GPU에서 병렬적으로 결과값을 계산하는 단계; 상기 트레이스들에 상응하는 평문과 상기 결과값을 기준으로 상기 트레이스들을 제1집합 및 제2집합으로 분류하는 단계; 및 상기 제1집합의 평균과 제2집합의 평균 사이의 차를 계산하여 상기 추정된 비밀키가 옳은지 여부를 판단하는 단계를 포함한다. 본 발명의 실시 예들에 따라 DES 암호 알고리즘의 DPA 분석을 수행할 경우 분석 시간을 크게 줄일 수 있다.

公开(公告)号：KR101015122B1

公开(公告)日：2011-02-16

申请号：KR1020090044090

申请日：2009-05-20

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  김성경 ,  한동국 ,  김태현

IPC: G06F7/00 ,  G06F7/50 ,  H03K19/00

Abstract: 본 발명은 패리티 보존형 가역 논리 게이트, 이를 이용한 TG 게이트 및 풀애더에 관한 것으로서 입력값이 a,b,c인 경우, 출력값이 P= , Q= , R=b이고, 을 만족하는 것을 특징으로 하며, 기존의 TG 게이트와 풀애더보다 적은 논리적 연산량, 클럭 주기 및 garbage 입/출력 값을 요구하는 TG 게이트 및 풀애더를 제공할 수 있다. 또한 기존의 TG 게이트와 풀애더에 사용되는 게이트보다 적은 게이트를 이용하기 때문에 발생하는 열이 적으므로 컴퓨터에 사이즈를 소형화할 수 있다.

公开(公告)号：KR100991713B1

公开(公告)日：2010-11-04

申请号：KR1020080118386

申请日：2008-11-26

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  김희석 ,  김태현 ,  조성민 ,  정해일 ,  한동국

IPC: H04L9/06

Abstract: 본 발명은 AES 암호 시스템의 마스킹 기술에 관한 것이며, 본 발명에 따른 마스킹을 이용한 AES 역원 연산 장치는 복합체 GF(((2
2 )
2 )
2 ) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환부; 상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산부; 및 상기 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((2
2 )
2 ) 상의 곱셈 및 배타적논리합 연산과 필드 변환(field conversion)을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((2
2 )
2 )
2 ) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환부를 포함하여, 차분전력분석에 강인하면서도 하드웨어 효율 및 연산 속도를 개선한다는 이점을 제공한다.