-
公开(公告)号：KR1020110037267A
公开(公告)日：2011-04-13
申请号：KR1020090094635
申请日：2009-10-06
Applicant: 고려대학교 산학협력단
Abstract: PURPOSE: A high speed differential power analysis method and recording medium thereof are provided to largely reduce an analysis time in case of performing DPA(Differential Power Analysis) analysis of DES(Data Encryption Standard) password algorism. CONSTITUTION: A secret key is estimated about the collected traces(S310). About S boxes, a CPU(Central Processing Unit) and a GPU(Graphics Processing Unit) calculate a result value in parallel(S320). Based on the result value and a plaintext corresponding to the traces, the traces are classified into a first set and a second set(S330). Difference between an average of the first set and the average of the second set is calculated. The estimated secret key is verified(S340).
Abstract translation: 目的：提供高速差分功率分析方法及其记录介质，以便在执行DES（数据加密标准）密码算法的DPA（差分功率分析）分析的情况下，大大减少分析时间。 构成：对收集到的痕迹估计一个秘密密钥（S310）。 关于S盒，CPU（中央处理单元）和GPU（图形处理单元）并行计算结果值（S320）。 基于结果值和对应于迹线的明文，将迹线分类为第一集合和第二集合（S330）。 计算第一组的平均值与第二组的平均值之间的差。 验证了估计的秘密密钥（S340）。
-
2.发明授权ＣＲＴ-ＲＳＡ 모듈라 지수승 알고리즘을 이용한 디지털서명 방법, 그 장치 및 이를 기록한 컴퓨터 판독가능 저장매체 失效数字签名方法，数字签名装置采用CRT-RSA调制求幂算法和记录介质使用相同
公开(公告)号：KR100953715B1
公开(公告)日：2010-04-19
申请号：KR1020080006827
申请日：2008-01-22
Applicant: 고려대학교 산학협력단
Abstract: CRT-RSA 모듈라 지수승 알고리즘을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 컴퓨터 판독가능 저장 매체가 개시된다.
본 발명에 따른 CRT-RSA 모듈라 지수승 알고리즘을 이용한 디지털 서명 방법은 서로 다른 소수 를 비밀키로, 를 만족하는 을 공개키로 euler totient 함수 과 서로 소인 소정의 정수 를 공개키로, 을 만족하는 를 비밀키로 이용하는 CRT-RSA 모듈라 지수승 알고리즘을 이용한 디지털 서명 방법에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 , 상기 서로 다른 소수 , 상기 를 로 모듈라 연산한 , 상기 를 로 모듈라 연산한 , 상기 와 의 합인 , 상기 을 로 모듈라 연산한 및 암호화하고자 하는 송신자에 의해 선택된 랜덤한 정수 를 수신하는 단계; 상기 와 의 차에 따라 를 생성하고, 상기 메시지 에 승한 값을 상기 와 상기 정수 를 곱한 값으로 모듈러 연산하여 값을 산출하며, 상기 메시지 에 승한 값을 상기 와 상기 정수 를 곱한 값으로 모듈러 연산하여 값을 산출하는 단계; 상기 와 의 차에 따라 를 생성하고, 상기 메시지 에 승한 값을 상기 와 상기 정수 를 곱한 값으로 모듈러 연산하여 값을 산출하고, 상기 메시지 에 승한 값을 상기 와 상기 정수 를 곱한 값으로 모듈러 연산하여 값을 산출하는 단계; 상기 연산된 및 로 이루어진 제 1 데이터 쌍을 이용하여 를 생성하고, 상기 연산된 및 로 이루어진 제 2 데이터 쌍을 이용하여 를 생성하는 단계; 상기 의 비트 길이인 와 모듈러 의 비트 길이에 따라 생성되는 제 1 출력값과, 와 의 합에 상기 의 보수 를 제 1 논리 연산을 수행한 제 2 출력값을 합하여 제 1 총합값을 생성하고, 상기 메시지 과 를 곱한 값을 으로 모듈라 연산하여 제 3 출력값을 생성하여, 상기 제 1 총합값과 제 3 출력값을 입력으로 제 2 논리 연산을 수행하여 논리합 연산의 결과값을 생성하는 단계; 및 상기 논리합 연산의 결과값과 상기 의 동일 여부에 따라 서명 인증값을 생성하는 단계를 포함한다.
본 발명에 의하면, 단순한 레지스터의 추가에 의해 단순한 암호화 방법을 제공하며, 연산량 역시 종래의 암호화 방법에 비해 증가하지 않으면서도 최근 제시된 새로운 단순 전력 분석 및 오류 주입 공격에 안전성을 제공함으로써 스마트카드와 같은 내장형 장치에서도 효율적이고 안전한 디지털 서명 기법을 제공할 수 있는 효과가 있다.-
公开(公告)号：KR1020090079664A
公开(公告)日：2009-07-22
申请号：KR1020080005799
申请日：2008-01-18
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/0631 , H04L2209/046 , H04L2209/24
Abstract: An ARIA masking method, and an ARIA encryption encoding and method using the same are provided to reduce a computation time for ARIA hardware resources and an ARIA password. A controller(310) generates a masking random number and generates masking S-box of 4 kinds by the making random number and S-box of 2 kinds. An input data masking unit(340) performs the masking of input data by the masking random number to generate masked input data. A key scheduling unit(330) produces a masking round key masked from an encoding key which is input from outside with the masking random number. A masking password computation unit(350) performs each round operation for the masking input data by using the masking S-box of four kinds and the masking round key.
Abstract translation: 提供ARIA屏蔽方法和使用其的ARIA加密编码和方法来减少ARIA硬件资源和ARIA密码的计算时间。 控制器（310）通过制作随机数和2种S盒来生成掩蔽随机数并产生4种掩蔽S盒。 输入数据屏蔽单元（340）通过屏蔽随机数执行输入数据的掩蔽以产生被屏蔽的输入数据。 密钥调度单元（330）产生从外部输入的掩码随机数掩码的掩码循环密钥。 掩蔽密码计算单元（350）通过使用四种屏蔽S盒和掩蔽轮密钥对掩蔽输入数据进行每轮循环操作。
-
公开(公告)号：KR102020804B1
公开(公告)日：2019-09-11
申请号：KR1020180141837
申请日：2018-11-16
Applicant: 국민대학교산학협력단 , 고려대학교 산학협력단
-
公开(公告)号：KR1020100125074A
公开(公告)日：2010-11-30
申请号：KR1020090044090
申请日：2009-05-20
Applicant: 고려대학교 산학협력단
CPC classification number: H03K19/20 , G06F7/501 , G06F11/1032
Abstract: PURPOSE: A parity preserving type reversible logic gate and TG using the same and a pool-adder are provided to reduce the generation of heat by smaller number of gates used in TG gate and pool-adder. CONSTITUTION: A first F2G(Feynam Double Gate) gate has a, b and c as input values. The first parity preserving type reversible logic gate uses the input value c of the first F2G gate, output value and 0 as input values. The second parity preserving type reversible logic gate uses the input value a, b and 0 of the first F2G gate. The first F2G gate uses the output of the first F2G gate, the output value c of the first parity preserving type reversible logic gate, and output value b of the second parity preserving type reversible logic gate as input values.
Abstract translation: 目的：提供奇偶校验型可逆逻辑门和使用相同的加法器和TG，以通过在TG门和池加法器中使用的较少数量的门来减少热的产生。 构成：第一个F2G（Feynam双门）门具有a，b和c作为输入值。 第一奇偶校验型可逆逻辑门使用第一F2G门的输入值c，输出值和0作为输入值。 第二奇偶校验型可逆逻辑门使用第一个F2G门的输入值a，b和0。 第一个F2G门使用第一个F2G门的输出，第一个奇偶校验保持型可逆逻辑门的输出值c和第二个奇偶校验保持型可逆逻辑门的输出值b作为输入值。
-
Patent Agency Ranking
公开(公告)号：KR100974624B1
公开(公告)日：2010-08-09
申请号：KR1020080016421
申请日：2008-02-22
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록매체가 개시된다.
본 발명에 따른 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법은,
8비트 기반의 유한체 의 두 원소인 에 있어서 상기 에 대한 다항식을 라하고, 상기 에 대한 다항식을 라고 할 때, 상기 및 를 이용하여 유한체 곱셈의 결과값 를 생성하는 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법에 있어서, 상기 를 구성하는 j번째 워드(1 ≤ j ≤ t, 여기서 t는 상기 를 메모리에 저장하기 위해 필요한 워드의 개수)의 상위 4비트를 0으로 패딩하면서 오른쪽으로 쉬프트한 다항식 u
1 과 상기 를 구성하는 [j+1]번째 워드의 상위 4비트를 0으로 패딩하면서 오른쪽으로 쉬프트한 다항식 u
2 를 생성하는 단계; 상기 u
1 와 상기 를 곱한 다항식 T
u1 및 상기 u
2 와 상기 를 논리 곱한 다항식 T
u2 를 이용하여 상기 의 제 1 중간 결과값을 생성하는 단계; 상기 제 1 중간 결과값을 4 비트 레프트 쉬프트(left shift) 하는 단계; 상기 를 구성하는 j번째 워드와 0x0F를 논리 곱한 다항식 v
1 과 상기 를 구성하는 [j+1]번째 워드와 0x0F를 논리 곱한 다항식 v
2 를 생성하는 단계; 상기 v
1 와 상기 를 곱한 다항식 T
v1 및 상기 v
2 와 상기 를 논리 곱한 다항식 T
v2 를 이용하여 상기 의 제 2 중간 결과값을 생성하는 단계; 및 상기 제 1 중간 결과값의 4비트 레프트 쉬프트한 값과 상기 제 2 중간 결과값을 이용하여 상기 유한체 곱셈의 결과값 를 생성하는 단계를 포함한다.
본 발명에 의하면, 8비트 센서 모트에서 구현된 타원 곡선 소프트웨어 구현 중에서 가장 뛰어난 성능을 제공하며, 의 타원 곡선 암호 구현을 포함하여 Atmega128 프로세서에서 C언어 또는 C 언어와 인라인 어셈블리(inline assembly)를 혼합하여 구현한 것들에 비하여 더욱 빠른 연산 속도를 제공하며, 본 발명은 8비트 Atmega128 프로세서에서 첫 번째 코블리츠(Koblitz) 커브의 구현으로 상기 커브상에서는 타원 곡선 두배 연산이 간단한 유한체 제곱 연산으로 대체될 수 있기 때문에 일반적인 커브에 비하여 더욱 빠른 연산 속도를 제공할 수 있는 효과가 있다.-
7.发明授权오류 주입 공격에 안전한 ＣＲＴ－ＲＳＡ 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록매체 失效使用CRT-RSA调制算法针对故障攻击的数字签名的方法和装置，以及使用它的记录介质
公开(公告)号：KR100954844B1
公开(公告)日：2010-04-28
申请号：KR1020080098252
申请日：2008-10-07
Applicant: 고려대학교 산학협력단
IPC: H04L9/16
CPC classification number: G06F7/723 , G06F2207/7271
Abstract: 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록매체가 개시된다.
본 발명에 따른 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법은 를 만족하는 서로 다른 소수 두 를 비밀키로, euler totient 함수 과 서로 소인 소정의 정수 를 공개키로, 을 만족하는 를 비밀키로 이용하는 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명방법에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 , 상기 서로 다른 두 소수 , 상기 비밀키 를 로 모듈러 연산한 , 상기 를 로 모듈러 연산한 , 상기 와 의 합인 , 으로 연산되는 , 암호화하고자 하는 송신자에 의해 랜덤하게 선택된 제 1 정수 , 제 2 정수 , 및 상기 제 2 정수 에 의해 의 연산으로 생성되는 를 포함하는 복수 개의 암호화 인자를 수신하는 단계; 상기 복수 개의 암호화 인자 중에서 선택된 제 1 데이터 집합 을 이용하여 제 1 데이터 쌍 을 생성하는 단계; 상기 수신된 복수 개의 암호화 인자 및 상기 제 1 데이터 쌍 중에서 선택된 제 2 데이터 집합 을 이용하여 제 2 데이터 쌍 을 생성하는 단계; 상기 제 1 데이터 쌍의 와 상기 제 2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제 1 중간값 를 산출하는 단계; 상기 제 1 데이터 쌍의 와 상기 제 2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제 2 중간값 를 산출하는 단계; 상기 의 비트열의 길이와 상기 의 비트열의 길이에 따라 결정된 제로 비트 생성 인자 , 상기 의 보수 , 상기 및 를 이용하여 중간 연산자 를 생성하는 단계; 상기 와 의 논리곱 연산을 수행하여 상기 제 1 중간값 를 갱신하는 단계; 상기 를 로 나눈값과 상기 를 논리곱 연산을 수행하여 상기 제 2 중간값 를 갱신하는 단계; 및 상기 , 및 를 에 곱하여 최종 서명값을 생성하는 단계를 포함한다.
본 발명에 의하면, 오류 주입시 오류 확산을 유발시키는 지수승 연산 방법을 제공할 수 있으며, 대표적인 오류 주입 공격인 SPA, DPA, FA에 모두 안전한 서명 생성 기법을 제공하여 암호화의 신뢰성 및 안전성을 제공할 수 있으며, 대표적인 CRT-RSA 암호화 알고리즘에 비하여 연산량을 감소시켜, 보다 빠른 연산 처리 속도를 제공할 수 있는 효과가 있다.-
公开(公告)号：KR1020090093141A
公开(公告)日：2009-09-02
申请号：KR1020080018492
申请日：2008-02-28
Applicant: 고려대학교 산학협력단
IPC: H04L9/08
CPC classification number: H04L9/3249 , H04L9/0869 , H04L9/302
Abstract: A method and an apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium using by the same are provided make a encryption procedure simple by adding a simple resistor. An apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium is composed of an intermediate operator generating unit(810), a modular exponentiation operation unit(820), a correlation modular exponentiation operation unit(830), a CRT operator(840), a bit comparison operator area(850), and a signature authentication performing unit(860). The intermediate operator generation unit generates a first and a second operator by using a message and a prime number to be transmitted to an authenticated receiver. The modular exponentiation operation unit performs a modular operation of the message.
Abstract translation: 提供使用基于CRT-RSA的比特算术和使用其的记录介质的数字签名的方法和装置，通过添加简单的电阻器使得加密过程简单。 使用基于CRT-RSA和记录介质的比特算术的数字签名装置由中间算子生成单元（810），模幂运算单元（820），相关模幂运算单元（830）， CRT操作器（840），位比较运算器区域（850）和签名认证执行单元（860）。 中间操作者生成单元通过使用消息和要被发送给经认证的接收器的素数来生成第一和第二操作者。 模幂运算单元执行消息的模块化操作。
-
公开(公告)号：KR101011264B1
公开(公告)日：2011-01-27
申请号：KR1020080005799
申请日：2008-01-18
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 차분전력분석(DPA) 공격 및 키 스케줄링 공격에 안전한 아리아 마스킹 방법과 이를 이용한 아리아 암호 장치 및 방법에 관한 것이다. 본 발명에 따른 마스킹을 이용한 아라아 암호 장치는, 상기 장치를 제어하는 제어부로서, 마스킹 난수를 생성하고 상기 마스킹 난수와 두 종류의 에스박스를 이용하여 네 종류의 마스킹 에스박스를 생성하는 상기 제어부; 상기 마스킹 난수에 의해 입력데이터를 마스킹하여 마스킹 입력데이터(masked input data)를 생성하는 입력데이터 마스킹부; 외부로부터 입력되는 암호키로부터 상기 마스킹 난수에 의해 마스킹된 마스킹 라운드키(masked round-key)를 생성하는 키 스케줄링부; 및 상기 마스킹 라운드키 및 상기 네 종류의 마스킹 에스박스를 이용하여 상기 마스킹 입력데이터에 대해 각각의 라운드 연산을 수행하는 마스킹 암호연산부를 포함하며, DPA 공격 및 키 스케줄링 공격에 대한 안정성을 제공하고 하드웨어 자원 및 암호 연산시간을 감소시킨다.
-
10.发明公开센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체 失效基于传感器动块和记录介质的块索引的ELLIPTIC CURVE CRYPTOGRAPHIC操作的方法和装置
公开(公告)号：KR1020100026358A
公开(公告)日：2010-03-10
申请号：KR1020080085332
申请日：2008-08-29
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/3066 , H04L9/06
Abstract: PURPOSE: A method and an apparatus for operating an elliptic curve cryptograph based on block indexing in a sensor mote, and a recording medium are provided to improve operation efficiency by reducing the number of left shifts of a middle result value. CONSTITUTION: A division word is generated(S410). A plurality of blocks is generated by dividing the division window into four bit window size(S420). A first region and a second region are formed through a block indexing(S430). An intermediate result value of a finite field multiplication is generated. The intermediate result value of the finite field multiplication is updated(S440). The intermediate result value of the finite field multiplication is stored in an address increasing according to the number of block indexing(S450). The result value of the finite field multiplication of all words corresponding to the first region is shifted left with four bits(S460).
Abstract translation: 目的：提供一种基于传感器微尘中的块索引来操作椭圆曲线密码术的方法和装置，以及记录介质，以通过减少中间结果值的左移位数来提高操作效率。 构成：生成分词（S410）。 通过将分割窗口划分为四位窗口大小来生成多个块（S420）。 通过块索引形成第一区域和第二区域（S430）。 生成有限域乘法的中间结果值。 更新有限域乘法的中间结果值（S440）。 有限域乘法的中间结果值存储在根据块索引数量增加的地址（S450）中。 对应于第一区域的所有字的有限域乘法的结果值向左移位四位（S460）。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
