-
公开(公告)号：KR101636809B1
公开(公告)日：2016-07-07
申请号：KR1020140194809
申请日：2014-12-31
Applicant: 고려대학교 산학협력단
IPC: G06F7/494
CPC classification number: G06F7/494
Abstract: 본발명은타원곡선암호용이진체의감산방법에관한것으로서, 보다바람직하게는입력부가이진체의차수를나타낸복수개의워드를메모리부로부터입력받아레지스터에로드하는단계; 및감산부가상기레지스터에로드된복수개의워드에대하여삼항또는오항다항식으로이루어지는기약다항식으로감산연산하는단계;를포함한다. 이러한구성에의해, 본발명의타원곡선암호용이진체의감산방법은메모리에저장된데이터를레지스터로로드하고, 감산연산에따른결과값을다시메모리에저장하여메모리로드와저장을최소한으로설계하여어셈블리언어로구현함으로써, 감산연산향상율이증가할수 있는효과가있다.
Abstract translation: 本发明涉及用于椭圆曲线密码术（ECC）的二进制字段缩小方法。 更优选地，该方法包括以下步骤：允许输入单元从存储器单元接收指示二进制字段的顺序的多个字，并将接收的字加载到寄存器中; 并且允许缩小单元通过关于加载到寄存器中的单词的三项式或五项式组成的不可约多项式来执行缩减。 通过这样的结构，根据本发明的用于ECC的二进制字段缩小方法将存储在存储器中的数据加载到寄存器中，并且将减少的结果存储在存储器中以最小化存储器负载并以汇编语言进行存储和实现，由此 提高降低改善率。
-
公开(公告)号：KR101537970B1
公开(公告)日：2015-07-20
申请号：KR1020130168273
申请日：2013-12-31
Applicant: 고려대학교 산학협력단
IPC: G06F11/10
Abstract: 본발명은유한체의병렬곱셈기에대한오류탐지에관한것으로서, 병렬곱셈기의제 1 입력의각 비트와병렬곱셈기의제 2 입력의각 비트를이용하여제 1 패리티비트를예측하는단계, 및제 1 입력과제 2 입력의병렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여병렬곱셈기에대한오류주입공격에안전할수 있다.
-
公开(公告)号：KR1020150078682A
公开(公告)日：2015-07-08
申请号：KR1020130168273
申请日：2013-12-31
Applicant: 고려대학교 산학협력단
IPC: G06F11/10
Abstract: 본발명은유한체의병렬곱셈기에대한오류탐지에관한것으로서, 병렬곱셈기의제 1 입력의각 비트와병렬곱셈기의제 2 입력의각 비트를이용하여제 1 패리티비트를예측하는단계, 및제 1 입력과제 2 입력의병렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여병렬곱셈기에대한오류주입공격에안전할수 있다.
Abstract translation: 本发明涉及一种有限域并行乘法器的误差检测方法，包括以下步骤：通过使用并行乘法器的第一输入的每个位和并行乘法器的第二输入的每个位来预测第一奇偶校验位 ; 并且将通过第一输入和第二输入的并行乘法计算出的每个位值与第一奇偶校验位进行比较，以检测错误，从而通过使用奇偶校验位确保对并行乘法器的故障注入攻击的安全性。
-
公开(公告)号：KR101233682B1
公开(公告)日：2013-02-15
申请号：KR1020100090249
申请日：2010-09-15
Applicant: 고려대학교 산학협력단
IPC: G06F17/10
Abstract: 본 발명은 타원곡선을 이용한 암호를 위한 연산 장치 및 방법에 관한 것으로, 본 발명에 따른 타원곡선암호를 위한 연산 방법은 좌표 공간 중 하나의 좌표축만을 사용하여 타원곡선상의 점에 대한 스칼라 곱셈을 설정하고, 설정된 스칼라 곱셈을 제곱 형태로 변환하고, 변환된 제곱 형태의 스칼라 곱셈을 투영 좌표의 형태로 변환하며, 변환된 투영 좌표 형태의 스칼라 곱셈을 이용하여 하나의 좌표축에 대한 좌표값을 산출한다.
-
公开(公告)号：KR100991713B1
公开(公告)日：2010-11-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: 본 발명은 AES 암호 시스템의 마스킹 기술에 관한 것이며, 본 발명에 따른 마스킹을 이용한 AES 역원 연산 장치는 복합체 GF(((2
2 )
2 )
2 ) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환부; 상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산부; 및 상기 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((2
2 )
2 ) 상의 곱셈 및 배타적논리합 연산과 필드 변환(field conversion)을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((2
2 )
2 )
2 ) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환부를 포함하여, 차분전력분석에 강인하면서도 하드웨어 효율 및 연산 속도를 개선한다는 이점을 제공한다.-
Patent Agency Ranking
公开(公告)号：KR1020100059571A
公开(公告)日：2010-06-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: PURPOSE: An AES inversion arithmetic device and method using masking, and an AES cryptosystem using the same, are provided to reduce the amount of overlapped multiplication by using a masking inversion arithmetic method on top of a composite. CONSTITUTION: A masking field converter(910) generates the addition-masked output value on a subfield GF((2^2)^2) in relation to an element(A) on the composite GF(((2^2)^2)^2) by using first masking data. A masking inversion arithmetic unit(920) generates the addition-masked inversion arithmetic value on the subfield GF((2^2)^2) in relation to the addition-masked output value of the masking field converter by using second masking data. A masking field inverting unit(930), in relation to the addition-masked inversion arithmetic value of the masking inversion arithmetic unit, produces the addition-masked inversion arithmetic result on the composite GF(((2^2)^2)^2) corresponding to the element by using field conversion, an exclusive OR operation, and a multiplication operation on the subfield GF((2^2)^2).
Abstract translation: 目的：提供一种使用掩蔽的AES反演算术装置和方法，以及使用其的AES密码系统，以便通过在复合体之上使用掩蔽反演算术方法来减少重叠乘法的量。 构成：掩模场转换器（910）相对于复合GF（（（2 ^ 2）^ 2上的元素（A））在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的输出值 ）^ 2）。 掩蔽反演算术单元（920）通过使用第二掩蔽数据相对于掩蔽场转换器的加法屏蔽的输出值，在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的反演算术值。 掩蔽场反转单元（930）相对于掩蔽反演算术单元的加法掩蔽反演算术值，在复合GF（（（2 ^ 2）^ 2）^ 2上产生加法掩蔽反演算术结果 ），通过使用场转换，异或运算和对子场GF（（2 ^ 2）^ 2）的乘法运算来对应于该元素）。
-
公开(公告)号：KR101537971B1
公开(公告)日：2015-07-20
申请号：KR1020130168272
申请日：2013-12-31
Applicant: 고려대학교 산학협력단
Abstract: 본발명은유한체의직렬곱셈기에대한오류탐지에관한것으로서, 제 1 입력의비트중 하나의비트와제 2 입력의비트중 하나의비트를이용하여제 1 패리티비트를예측하는단계, 및상기제 1 입력과상기제 2 입력의직렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여직렬곱셈기에대한오류주입공격에안전할수 있다.
-
公开(公告)号：KR1020150078681A
公开(公告)日：2015-07-08
申请号：KR1020130168272
申请日：2013-12-31
Applicant: 고려대학교 산학협력단
Abstract: 본발명은유한체의직렬곱셈기에대한오류탐지에관한것으로서, 제 1 입력의비트중 하나의비트와제 2 입력의비트중 하나의비트를이용하여제 1 패리티비트를예측하는단계, 및상기제 1 입력과상기제 2 입력의직렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여직렬곱셈기에대한오류주입공격에안전할수 있다.
Abstract translation: 本发明涉及一种有限域串行乘法器的误差检测方法，包括以下步骤：通过在第一输入的比特和第二输入的比特中使用一个比特来预测第一奇偶校验位; 并且将通过第一输入和第二输入的串行乘法计算的每个比特值与第一奇偶校验进行比较以检测错误，从而通过使用奇偶校验位来确保对序列乘法器的故障注入攻击的安全性。
-
公开(公告)号：KR1020100098017A
公开(公告)日：2010-09-06
申请号：KR1020090016972
申请日：2009-02-27
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/3066 , H04L9/003
Abstract: PURPOSE: A scalar multiplication method is provided to improve computing speed with a small storage space by saving an input value in advance. CONSTITUTION: An elliptic curve cryptosystem expresses the key value of a montgomery ladder in the ternary. A calculation expression using only x-coordinate is applied in the montgomery ladder. A scalar multiplication according to the montgomery ladder is executed for the key value of the ternary. A Montgomery trick is applied to the finite-field inverse elements calculation for the calculation equation which uses the x-coordinate. A side-channel atomicity is applied by adding a dummy calculation to at least one among element blocks for the calculation equation using the x-coordinate.
Abstract translation: 目的：提供一种标量乘法，通过提前保存输入值，以小的存储空间提高计算速度。 构成：椭圆曲线密码系统表达三元蒙古梯子的关键价值。 在montgomery梯子中应用仅使用x坐标的计算表达式。 对于三元的键值，执行根据montgom梯子的标量乘法。 对于使用x坐标的计算方程，应用蒙哥马利特技的有限域逆元素计算。 通过使用x坐标对于计算方程的元素块中的至少一个添加虚拟计算来应用侧通道原子性。
-
公开(公告)号：KR101506499B1
公开(公告)日：2015-03-31
申请号：KR1020080137471
申请日：2008-12-30
Applicant: 고려대학교 산학협력단 , 한국정보보호진흥원
Abstract: 마스킹이 적용된 SEED를 이용한 암호화 방법이 개시된다. 본 발명의 일 실시 예에 따른 마스킹이 적용된 SEED를 이용한 암호화 방법은 매 라운드마다 해당 라운드의 라운드 키로 암호화된 오른쪽 입력을 해당 라운드의 왼쪽 입력과 배타적 논리합 (XOR) 연산하는, 페이스텔 구조의 SEED 알고리즘을 이용하는 암호화 방법에 있어서, 입력 평문을 제1 난수로 마스킹하는 단계; 및 상기 마스킹된 입력 평문을 최초 입력으로 하여, 매 라운드마다 해당 라운드의 라운드키를 제2 난수로 마스킹한 후, 각 라운드의 입력값 중 오른쪽 입력을 상기 마스킹된 라운드 키로 암호화하는 단계를 포함한다. 본 발명의 실시 예들에 의하면, 기존의 암호화 기법인 SEED 알고리즘에 마스킹을 도입하여 암호시스템의 안전성을 향상시킬 수 있고, 연산에 필요한 추가 비용의 증가를 최소한으로 억제할 수 있다.
SEED, Round Key, Side Channel Attack, masking method
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
