公开(公告)号：KR1020000055243A

公开(公告)日：2000-09-05

申请号：KR1019990003764

申请日：1999-02-04

Applicant: 국방과학연구소

Inventor： 김기철 ,  정명득 ,  정해원 ,  우병일 ,  김종명

IPC: H01L29/868

Abstract: PURPOSE: A pin diode is to reduce a forward resistance by forming a n-typed Ohmic metal layer on an exposed side of a n-typed epitaxial layer and a substrate near the epitaxial layer. CONSTITUTION: A pin diode comprises a substrate(31) with a step being formed between a portion to be formed with the pin diode and the remainder portion, a n-typed epitaxial layer(32) formed on the substrate to be formed with the pin diode and having a trapezoidal cross section, a buffer layer(33), a p-typed epitaxial layer(34), a p-typed Ohmic metal layer(35) formed on the p-typed epitaxial layer, a n-typed Ohmic metal layer(38) formed on an exposed side of the n-typed epitaxial layer and the substrate near the epitaxial layer.

Abstract translation: 目的：pin二极管通过在n型外延层和外延层附近的衬底的暴露侧上形成n型欧姆金属层来减小正向电阻。 构造：一个pin二极管包括一个衬底（31），一个台阶形成在待形成的pin二极管的部分和其余部分之间，形成在衬底上的n型外延层（32）形成在管脚 二极管，具有梯形截面，缓冲层（33），p型外延层（34），形成在p型外延层上的p型欧姆金属层（35），n型欧姆金属 形成在n型外延层的暴露侧上的层（38）和在外延层附近的衬底。

公开(公告)号：KR1019980058503A

公开(公告)日：1998-10-07

申请号：KR1019960077828

申请日：1996-12-30

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 이덕형 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: G11C7/00

Abstract: 본 발명은 국부발진기를 단순히 하여 주파수 혼합기와 함께 온-칩(on-chip)상태의 단일 칩에 내장하여 칩의 크기를 줄일 수 있는 초고주파 집적회로에 관한 것으로서, 국부 발생 주파수를 발생시키기 위한 국부 발진부와, 외부로부터 수신된 수신 주파수와 국부 발진부로부터 입력된 국부 발생 주파수를 결합하여 출력하기 위한 주파수 결합부와, 주파수 결합부로부터 입력된 국부 발생 주파수에서 수신 주파수를 빼 중간 주파수만을 출력시키기 위한 주파수 변환부를 포함한다.

公开(公告)号：KR101274555B1

公开(公告)日：2013-06-13

申请号：KR1020110146628

申请日：2011-12-30

Applicant: 국방과학연구소

Inventor： 김의정 ,  한영남 ,  정명득 ,  배경빈

IPC: H04B1/7117

CPC classification number: H04B1/7117 ,  H04B1/712

Abstract: PURPOSE: A rake finger control method and a rake finger control device thereof are provided to detect a target in which performance is smaller than an existing distance error. CONSTITUTION: An interface unit(40) receives the input information of a system operator. A Doppler filter bank unit(50) calculates a time delay based on a relationship between a first signal provided through a descrambling unit or a de-spreading unit according to a set value and a second signal provided through the interface unit. A channel estimation module calculates a channel parameter for controlling a rake finger module based on information provided through the Doppler filer bank unit. The channel estimation module provides the calculated channel parameter to a path searching unit. [Reference numerals] (100) Finger control module; (20) Path searching unit; (30) Descrambling/despreading unit; (40) Interface unit; (50) Doppler filter bank unit; (AA) Reference signal and echo signal; (BB) Rake finger; (CC) Critical level test unit; (DD) Channel correction module; (EE) Maximum ratio combiner; (FF) Channel compensation unit; (GG,HH) Demapper; (II) Target detection determination; (JJ) Rake output

Abstract translation: 目的：提供耙指控制方法和耙指控制装置，以检测性能小于现有距离误差的目标。 构成：接口单元（40）接收系统操作员的输入信息。 多普勒滤波器组单元（50）基于通过解扰单元或解扩单元提供的第一信号与设定值和通过接口单元提供的第二信号之间的关系来计算时间延迟。 信道估计模块基于通过多普勒滤波器组提供的信息来计算用于控制耙指模块的信道参数。 信道估计模块将计算的信道参数提供给路径搜索单元。 （附图标记）（100）手指控制模块; （20）路径搜索单元; （30）解扰/解扩单元; （40）接口单元 （50）多普勒滤波器组单元; （AA）参考信号和回波信号; （BB）耙指; （CC）临界水平测试单位; （DD）通道校正模块; （EE）最大比组合器; （FF）通道补偿单元; （GG，HH）Demapper; （二）目标检测确定; （JJ）耙输出

公开(公告)号：KR200462470Y1

公开(公告)日：2012-09-12

申请号：KR2020100013589

申请日：2010-12-30

Applicant: 국방과학연구소

Inventor： 정명득 ,  박상현 ,  류상철

IPC: H04B1/10 ,  H04B1/16

Abstract: 본 고안은 펄스형 고전력 RF 리미터에 관한 것으로서, 입력되는 펄스형 RF 신호를 커플링하는 커플링 회로부와, 상기 커플링된 펄스형 RF 신호를 검출하는 검출 회로부와, 상기 검출된 펄스형 RF 신호의 전력을 소자의 격리도(isolation) 특성만큼 감쇄시키는 스위치부와, 상기 스위치부에서 감소된 펄스형 RF 신호의 전력 중 소정 크기 이상의 첨두 전력을 리미팅하는 리미터부를 포함하는 펄스형 고전력 RF 리미터를 구성한다. 상기와 같은 펄스형 고전력 RF 리미터에 따르면, 스위치의 격리도(isolation) 특성을 이용함으로써 신호의 크기에 무관하게 신호를 감쇄시켜 평균 전력을 낮추고, 리미터 다이오드의 첨두 전력 리미팅 특성을 이용함으로써 첨두 전력의 신호를 리미팅하는 효과가 있다. 특히, 스위치의 격리도 특성과 리미터 다이오드의 첨두 전력 리미팅 특성을 반복적으로 활용함으로써, 높은 평균 전력을 갖는 장펄스 신호도 효율적으로 리미팅할 수 있다. 대략, 10 % 이상의 듀티 레이트를 갖는 높은 평균 전력의 장펄스(200 ㎲ 정도) 신호에 대해서도 리미팅 가능하다.

Abstract translation: 本主题创新是耦合电路和检测电路以及用于检测耦合脉冲射频信号环，联接有关的脉冲的高功率RF限制器的脉冲RF信号输入检测到的脉冲RF信号的 它构成一个脉冲式高功率RF限制器，包括功率器件也（隔离）由阻尼开关单元特性的隔离，以及一个限制部，用于限制峰值功率等于或大于从开关单元的脉冲RF信号的减小的功率的预定大小 。 根据本发明的脉冲式高功率RF限制器，如上所述，该开关的隔离也是通过使用（隔离）特性，以降低平均功率，峰值功率由使用的峰值功率限制的限幅器二极管的特性，以衰减，而不管信号的幅度的信号 有一个限制信号的效果。 特别地，通过利用峰值功率限制所述开关的隔离特性，并且还限幅二极管的特性反复，章节脉冲信号可以有效地限制为具有高平均功率。 也可以限制具有大约10％或更多的占空比的高平均功率的长脉冲（约200mΩ）信号。

公开(公告)号：KR1020110117284A

公开(公告)日：2011-10-27

申请号：KR1020100036653

申请日：2010-04-21

Applicant: 국방과학연구소

Inventor： 정명득 ,  김한생

IPC: H04B10/2581 ,  H04B10/60

CPC classification number: H04Q11/0066 ,  H04B10/2504 ,  H04Q2011/0016 ,  H04Q2011/0045

Abstract: 본 발명은 다중채널 수신 시스템 및 수신 방법에 관한 것이다. 본 발명의 다중채널 수신 시스템은 N개의 수신채널을 통해 수신된 아날로그 신호를 디지털 신호로 변환하고 SOB(Start of Burst)에 동기하여 정렬하는 신호 변환부; 상기 신호 변환부로부터 P-FPDP(Parallel-Front Panel Data Port)방식으로 들어오는 N/4 채널의 데이터를 버퍼링 및 스위칭하여 S-FPDP(Serial-Front Panel Data Port) 방식으로 변환하여 하나의 광선로에 파장별로 신호를 분할하여 전송하는 신호 스위칭부; 상기 신호 스위칭부로부터 제공되는 광신호를 데이터 교환없이 파장별로 구별하여 독립적으로 처리하는 신호 처리부를 포함한다.
이와 같은 본 발명에 의하면, 수신데이터를 디지털변환하고 그 디지털변환된 데이터와 동기시켜서 스위칭함으로써 신호처리부의 S/L 보드를 기존의 절반 수준으로 감소시킬 수 있고, 통신 전송속도가 종래의 방법에 비해 절반 수준으로 줄일 수 있어 통신 여유 마진을 증가시킬 수 있으며, 신호처리부에서의 신호처리기 사이의 데이터 인터페이스를 위한 별도의 하드웨어 구성이 필요하지 않다.

公开(公告)号：KR100488475B1

公开(公告)日：2005-08-04

申请号：KR1019960075440

申请日：1996-12-28

Applicant: 매그나칩 반도체 유한회사 ,  국방과학연구소

Inventor： 김송강 ,  임승무 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L21/027

Abstract: 본 발명은 lμm 이상의 선폭을 갖는 마스크를 이용하여 0.2μm 이하의 게이트 길이를 갖는 소자를 제작하여 생산성을 향상시킬 수 있는 초고주파 반도체 소자의 제조방법을 제공하는 것으로, 반절연성 화합물 반도체 기판 상의 게이트 예정 영역에 소정 길이의 선폭을 갖는 절연막 패턴을 형성하는 단계; 절연막 패턴 양 측벽과 접하도록 기판 상에 감광막 패턴을 형성하는 단계; 감광막 패턴 사이의 절연막을 식각하여 게이트 예정 영역을 노출시켜 리세스를 형성하는 단계; 및, 리세스에 게이트 물질을 형성하고 리프트 오프하여 게이트 패턴을 형성하는 단계를 포함하고, 절연막 패턴을 형성하는 단계는 기판 상에 소정의 형태로 패터닝된 감광막 패턴을 형성하는 단계; 감광막 패턴이 형성된 기판 전면에 선폭의 두께로 절연막을 형성하는 단계; 감광막 패턴 측벽에만 절연막이 남도록 절연막을 식각하는 단계; 및, 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100450258B1

公开(公告)日：2004-12-30

申请号：KR1019980058873

申请日：1998-12-26

Applicant: 국방과학연구소

Inventor： 김기철 ,  정명득 ,  정해원 ,  우병일 ,  김종명

IPC: H01L29/868

Abstract: PURPOSE: A structure of a pin diode and a method of manufacturing the same are to minimize the forward resistance by enhancing a surface area of an Ohmic metal layer to be formed on an upper portion of a n-typed layer of high density. CONSTITUTION: A pin diode comprises a semiconductor substrate(11) having a protrusion, a n-typed layer(12) formed on the protrusion of the substrate, a buffer layer(13), a p-typed layer(14), a n-typed layer(14) formed on a slanted surface of the protrusion and the substrate, Ohmic metal layers each formed the p-typed layer and the n-typed layer, air-bridge metal layers each contacted with a region of the Ohmic metal layer. The semiconductor substrate is made of a compound of Ga and As. The n-typed layer and p-typed layer are formed by an epitaxial growing layer.

Abstract translation: 目的：PIN二极管的结构及其制造方法的结构是通过增加要在高密度n型层的上部形成的欧姆金属层的表面积来使正向电阻最小化。 本发明公开了一种PIN二极管，包括：具有突起的半导体衬底（11），形成在衬底的突起上的n型层（12），缓冲层（13），p型层（14），n 形成在突起和衬底的倾斜表面上的欧姆金属层，各自形成p型层和n型层的欧姆金属层，空气桥金属层各自与欧姆金属层的区域接触 。 半导体衬底由Ga和As的化合物制成。 n型层和p型层由外延生长层形成。

公开(公告)号：KR100450259B1

公开(公告)日：2004-09-30

申请号：KR1019990003764

申请日：1999-02-04

Applicant: 국방과학연구소

Inventor： 김기철 ,  정명득 ,  정해원 ,  우병일 ,  김종명

IPC: H01L29/868

Abstract: PURPOSE: A pin diode is to reduce a forward resistance by forming a n-typed Ohmic metal layer on an exposed side of a n-typed epitaxial layer and a substrate near the epitaxial layer. CONSTITUTION: A pin diode comprises a substrate(31) with a step being formed between a portion to be formed with the pin diode and the remainder portion, a n-typed epitaxial layer(32) formed on the substrate to be formed with the pin diode and having a trapezoidal cross section, a buffer layer(33), a p-typed epitaxial layer(34), a p-typed Ohmic metal layer(35) formed on the p-typed epitaxial layer, a n-typed Ohmic metal layer(38) formed on an exposed side of the n-typed epitaxial layer and the substrate near the epitaxial layer.

Abstract translation: 目的：PIN二极管是通过在n型外延层和靠近外延层的衬底的暴露侧上形成n型欧姆金属层来降低正向电阻。 本发明公开了一种PIN二极管，包括：衬底（31），在待形成PIN二极管的部分和剩余部分之间形成台阶;形成在衬底上的n型外延层（32） 二极管并具有梯形截面，缓冲层（33），p型外延层（34），在p型外延层上形成的p型欧姆金属层（35），n型欧姆金属 形成在n型外延层的暴露侧上的层（38）和靠近外延层的衬底。

公开(公告)号：KR100429388B1

公开(公告)日：2004-04-29

申请号：KR1020020023784

申请日：2002-04-30

Applicant: 국방과학연구소

Inventor： 정명득 ,  우병일 ,  정해원 ,  김종명 ,  김기철

IPC: H01L29/868

Abstract: PURPOSE: A PIN diode and a method for manufacturing the same are provided to be capable of reducing the leakage current through a parasitic PN diode. CONSTITUTION: A PIN diode(10) is provided with a GaAs substrate(11), a low temperature GaAs buffer layer(18) formed at the upper portion of the GaAs substrate by carrying out a molecular beam epitaxial process at a predetermined low temperature, and an N-type GaAs layer(13) formed at the upper portion of the low temperature GaAs buffer layer. The pin diode further includes I-type GaAs layer(14) formed at the predetermined upper portion of the N-type GaAs layer, a P-type GaAs layer(15) formed at the upper portion of the I-type GaAs layer, a P-type metal(16) formed on the P-type GaAs layer, and an N-type metal(17) formed on the predetermined portion of the N-type GaAs layer.

Abstract translation: 目的：提供一种PIN二极管及其制造方法，能够降低通过寄生PN二极管的泄漏电流。 本发明公开了一种PIN二极管（10），包括GaAs衬底（11），通过在预定的低温下进行分子束外延工艺在GaAs衬底的上部形成的低温GaAs缓冲层（18） 和形成在低温GaAs缓冲层上部的N型GaAs层（13）。 PIN二极管还包括形成在N型GaAs层的预定上部处的I型GaAs层（14），形成在I型GaAs层的上部处的P型GaAs层（15）， 形成在P型GaAs层上的P型金属（16）和形成在N型GaAs层的预定部分上的N型金属（17）。

公开(公告)号：KR1020030085379A

公开(公告)日：2003-11-05

申请号：KR1020020023784

申请日：2002-04-30

Applicant: 국방과학연구소

Inventor： 정명득 ,  우병일 ,  정해원 ,  김종명 ,  김기철

IPC: H01L29/868

Abstract: PURPOSE: A PIN diode and a method for manufacturing the same are provided to be capable of reducing the leakage current through a parasitic PN diode. CONSTITUTION: A PIN diode(10) is provided with a GaAs substrate(11), a low temperature GaAs buffer layer(18) formed at the upper portion of the GaAs substrate by carrying out a molecular beam epitaxial process at a predetermined low temperature, and an N-type GaAs layer(13) formed at the upper portion of the low temperature GaAs buffer layer. The pin diode further includes I-type GaAs layer(14) formed at the predetermined upper portion of the N-type GaAs layer, a P-type GaAs layer(15) formed at the upper portion of the I-type GaAs layer, a P-type metal(16) formed on the P-type GaAs layer, and an N-type metal(17) formed on the predetermined portion of the N-type GaAs layer.

Abstract translation: 目的：提供PIN二极管及其制造方法以能够减少通过寄生PN二极管的漏电流。 构成：PIN二极管（10）具有GaAs衬底（11），通过在预定的低温下进行分子束外延工艺而形成在GaAs衬底的上部的低温GaAs缓冲层（18） 和形成在低温GaAs缓冲层的上部的N型GaAs层（13）。 pin二极管还包括形成在N型GaAs层的预定上部的I型GaAs层（14），形成在I型GaAs层的上部的P型GaAs层（15）， 形成在P型GaAs层上的P型金属（16）和形成在N型GaAs层的预定部分上的N型金属（17）。