적층 세라믹 전자부품 및 이의 제조방법
    11.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 审中-实审
    多层陶瓷电子元件及其制造方法

    公开(公告)号:KR1020150011264A

    公开(公告)日:2015-01-30

    申请号:KR1020130086320

    申请日:2013-07-22

    Abstract: 본 발명은 적층 세라믹 전자 부품에 관한 것으로서, 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 기공을 포함하는 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극;을 포함하며, 상기 세라믹 본체의 길이 방향 및 두께 방향이 형성하는 단면에 있어서, 상기 내부 전극의 두께를 te 및 상기 기공의 두께를 tp라 하면 0.41≤tp/te≤0.86을 만족하는 적층 세라믹 전자 부품을 특징으로 한다.

    Abstract translation: 多层陶瓷电子部件技术领域本发明涉及一种多层陶瓷电子部件,其特征在于,包括:陶瓷体, 内部电极,其形成在陶瓷体的内部并形成孔隙; 以及形成在陶瓷体的两端的第一外部电极和第二外部电极。 根据由陶瓷体的长度方向和厚度方向形成的截面,当内部电极的厚度为te时,多层陶瓷电子部件的厚度为0.41 <= tp / te <= 0.86, 孔隙度为tp。

    적층 세라믹 전자부품 및 이의 제조방법
    12.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 审中-实审
    层压陶瓷电子部件及其制造方法

    公开(公告)号:KR1020130120814A

    公开(公告)日:2013-11-05

    申请号:KR1020120043979

    申请日:2012-04-26

    Inventor: 김종한 박재만

    Abstract: The present invention relates to a multilayer ceramic electronic component and a method of manufacturing the same, the multilayer ceramic electronic component comprising: a ceramic body including dielectric layers; a plurality of internal electrodes facing each other with the dielectric layer interposed therebetween; and external electrodes electrically connected to the plurality of internal electrode. When a thickness of the internal electrode is denoted by te, 0.1 ��≤ te ≤ 0.5 ��is satisfied; and when, in a cross-section of the ceramic body taken in length and thickness directions (L-T), which is cut through a central portion of the ceramic body in a width (W) direction of the ceramic body, a distance, in the length direction, of a central portion of an internal electrode grain closest to a disconnected portion of the internal electrode is denoted by Tc, and a distance, in the length direction, of the internal electrode grain at a point equal to 25% of a thickness threof above or below the central portion thereof is denoted by T1, 0.7 ≤ T1/Tc ≤ 1.3 is satisfied.

    Abstract translation: 多层陶瓷电子部件及其制造方法技术领域本发明涉及一种多层陶瓷电子部件及其制造方法,所述多层陶瓷电子部件包括:包含电介质层的陶瓷体; 多个内部电极彼此面对,介电层插入其间; 以及与多个内部电极电连接的外部电极。 当内部电极的厚度由te表示时,0.1 & ;; 0.5满意; 并且当在沿陶瓷体的中心部分沿陶瓷体的宽度(W)方向切割的长度和厚度方向(LT)的陶瓷体截面中,在陶瓷体的宽度(W)方向上截取的距离为 最靠近内部电极的断开部分的内部电极晶粒的中心部分的长度方向由Tc表示,内部电极晶粒的长度方向上的距离等于厚度的25% 其中心部分的上方或下方的th表示为T1,0.7&le; T1 / Tc&le 1.3满意

    적층 세라믹 전자부품 및 이의 제조방법
    13.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 审中-实审
    层压陶瓷电子部件及其制造方法

    公开(公告)号:KR1020130027780A

    公开(公告)日:2013-03-18

    申请号:KR1020110091229

    申请日:2011-09-08

    CPC classification number: H01G4/30 H01G4/005

    Abstract: PURPOSE: A laminated ceramic electronic component and a manufacturing method thereof are provided to improve breakdown voltage characteristics by increasing adhesive strength between a dielectric layer and an internal electrode. CONSTITUTION: A ceramic main body(10) includes a dielectric layer(1). First and second internal electrode layers(21,22) are arranged to face each other with the dielectric layer placed in the middle. The arrangement is formed inside of the ceramic main body. The average thickness of the dielectric layer is defined as td. The average thickness of the internal electrode layer is defined as te.

    Abstract translation: 目的:提供层压陶瓷电子部件及其制造方法,通过增加介电层和内部电极之间的粘合强度来提高击穿电压特性。 构成:陶瓷主体(10)包括电介质层(1)。 第一和第二内部电极层(21,22)被布置成使电介质层位于中间彼此面对。 该布置形成在陶瓷主体内部。 介电层的平均厚度定义为td。 内部电极层的平均厚度定义为te。

    내부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법
    14.
    发明公开
    내부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법 无效
    用于内电极的导电性组合物,使用该电极的层压陶瓷电子部件及其工艺

    公开(公告)号:KR1020120066944A

    公开(公告)日:2012-06-25

    申请号:KR1020100128307

    申请日:2010-12-15

    CPC classification number: H01G4/008 H01B1/22

    Abstract: PURPOSE: A conductive paste composition is provided to obstruct the coherence among particles by an organic silica coating layer coated near a metal powder particles, thereby having excellent dispersity, and effectively retraining contraction of metal powder at sintering. CONSTITUTION: A conductive paste composition for internal electrode comprises metal powder in which organic silica compound formed by polymerization of an organic silane compound with the structure of R_nSi(OR')_(4-n). In here, R is selected from C20 or below alkyl and aryl groups, R' is one of C4 or below alkyl groups, and n is 1 or 2. The metal powder is one or more selected from a group consisting of silver, lead, platinum, nickel, and copper.

    Abstract translation: 目的:提供一种导电糊剂组合物,通过涂覆在金属粉末颗粒附近的有机二氧化硅涂层来阻止颗粒之间的一致性,从而具有优异的分散性,并且在烧结时有效地重新培养金属粉末的收缩。 构成:用于内部电极的导电糊组合物包括金属粉末,其中通过具有R_nSi(OR')_(4-n)结构的有机硅烷化合物的聚合形成的有机二氧化硅化合物。 在这里,R选自C20或更低级烷基和芳基,R'是C4或低于烷基之一,n是1或2.金属粉末是选自银,铅, 铂,镍和铜。

    고용량 적층 세라믹 콘덴서의 내부전극용 고분산 금속페이스트 제조방법
    15.
    发明授权
    고용량 적층 세라믹 콘덴서의 내부전극용 고분산 금속페이스트 제조방법 失效
    一种高容量多层陶瓷电容器具有高分散性的金属内电极浆料的制备方法

    公开(公告)号:KR100593904B1

    公开(公告)日:2006-06-30

    申请号:KR1020040029201

    申请日:2004-04-27

    Abstract: 고용량 적층 세라믹 콘덴서 제조에 사용되는 표면조도 및 분산성이 우수한 내부전극용 금속 페이스트 제조방법에 관한 것이다. 금속 파우더 100중량부당, 분산제 0-1.5중량부, 에틸 셀룰로스 수지 3-7중량부 및 터피네올 용매 30-70중량부를 카타네리 예비혼합 한 후, 고점도 분산하는 단계; 세라믹 공재(共材), 분산제, 및 터피네올 용매를 예비혼합하고, 예비혼합물에 에틸 셀룰로스 수지 바인더를 첨가하여 저점도 분산하며, 이때 세라믹 공재, 분산제, 에틸셀룰로스 수지 및 터피네올 용매는 세라믹 공재(共材) 100중량부당 분산제 0-1.5중량부, 에틸셀룰로스 수지 1-5중량부, 터피네올 용매 30-150중량부가 되도록 저점도 분산하는 단계; 금속분산물과 세라믹 공재 분산물을 금속 파우더 100중량부당 세라믹 공재 10-30중량부가 되도록 혼합 및 분산하는 단계; 점도조절 및 진공 탈포하는 단계; 및 카트리지 필터링하는 단계를 포함하는 내부전극용 금속 페이스트 제조방법이 제공된다.
    상기 방법으로 제조된 금속 페이스트는 분산성이 개선되며, 이에 따라, 개선된 표면조도, 건조막 밀도 및 소성 수축율을 나타낸다.
    금속 파우더, 공재, 고분산, 금속 페이스트, 내부전극

    고용량 적층 세라믹 콘덴서의 내부전극용 고분산 금속페이스트 제조방법
    16.
    发明公开
    고용량 적층 세라믹 콘덴서의 내부전극용 고분산 금속페이스트 제조방법 失效
    用于制备具有高容量的多层陶瓷电容器的高分辨率的金属内电极浆料的方法

    公开(公告)号:KR1020050104042A

    公开(公告)日:2005-11-02

    申请号:KR1020040029201

    申请日:2004-04-27

    Abstract: 고용량 적층 세라믹 콘덴서 제조에 사용되는 표면조도 및 분산성이 우수한 내부전극용 금속 페이스트 제조방법에 관한 것이다. 금속 파우더 100중량부당, 분산제 0-1.5중량부, 에틸 셀룰로스 수지 3-7중량부 및 터피네올 용매 30-70중량부를 카타네리 예비혼합 한 후, 고점도 분산하는 단계; 세라믹 공재, 분산제, 및 터피네올 용매를 예비혼합하고, 예비혼합물에 에틸셀루로스 수지 바인더를 첨가하여 저점도 분산하며, 이때 세라믹 공재, 분산제, 에틸셀룰로스 수지 및 터피네올 용매는 세라믹 공재 100중량부당 분산제 0-1.5중량부, 에틸셀룰로스 수지 1-5중량부, 터피네올 용매 30-150중량부가 되도록 저점도 분산하는 단계; 금속분산물과 세라믹 공재 분산물을 금속 파우더 100중량부당 세라믹 공재 10-30중량부가 되도록 혼합 및 분산하는 단계; 점도조절 및 진공 탈포하는 단계; 및 카트리지 필터링하는 단계를 포함하는 내부전극용 금속 페이스트 제조방법이 제공된다.
    상기 방법으로 제조된 금속 페이스트는 분산성이 개선되며, 이에 따라, 개선된 표면조도, 건조막 밀도 및 소성 수축율을 나타낸다.

    내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서

    公开(公告)号:KR101922865B1

    公开(公告)日:2018-11-28

    申请号:KR1020110089143

    申请日:2011-09-02

    Abstract: 본발명은내부금속분말의입도분포와인쇄된내부전극층의표면거칠기최대값(Rmax)이다음 1)~4) 중어느하나의조건을만족하는내부전극및 이를포함하는적층형세라믹콘덴서에관한것이다: 1)입도분포 120nm 이하의금속분말을이용하여인쇄된내부전극층의표면거칠기최대값(Rmax)이 0.25㎛이하인것, 2)입도분포 120nm 초과 200nm 이하의금속분말을이용하여인쇄된내부전극층의표면거칠기최대값(Rmax)이 0.50㎛이하인것, 3)입도분포 200nm 초과 300nm 이하의금속분말을이용하여인쇄된내부전극층의표면거칠기최대값(Rmax)이 0.75㎛이하인것, 및 4) 입도분포 300nm 초과 400nm 이하의금속분말을이용하여인쇄된내부전극층의표면거칠기최대값(Rmax)이 1.0㎛이하인것.

    적층 세라믹 전자부품 및 이의 제조방법

    公开(公告)号:KR101823160B1

    公开(公告)日:2018-01-29

    申请号:KR1020120043979

    申请日:2012-04-26

    Inventor: 김종한 박재만

    Abstract: 본발명은적층세라믹전자부품및 이의제조방법에관한것으로, 본발명은유전체층을포함하는세라믹본체; 상기세라믹본체내에서상기유전체층을사이에두고서로대향하도록배치되는복수의내부전극; 및상기복수의내부전극과전기적으로연결된외부전극;을포함하며, 상기내부전극의두께를 te로규정할때, 0.1 μm ≤ te ≤ 0.5 μm를만족하며, 상기세라믹본체의폭(W) 방향의중앙부에서절단한길이및 두께방향(L-T) 단면에서상기내부전극의끊김부와가장인접한하나의내부전극그레인의중앙부에서의길이방향길이를 Tc, 상기그레인의중앙부로부터상기내부전극의두께방향상부또는하부 25% 지점에서의길이방향길이를 T1 이라규정할때, 0.7 ≤ T1/Tc ≤ 1.3을만족하는적층세라믹전자부품및 이의제조방법을제공한다.

    적층 세라믹 전자부품 및 이의 제조방법
    20.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 审中-实审
    多层陶瓷电子元件及其制造方法

    公开(公告)号:KR1020150011266A

    公开(公告)日:2015-01-30

    申请号:KR1020130086322

    申请日:2013-07-22

    Abstract: 본 발명은 적층 세라믹 전자 부품에 관한 것으로서, 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체의 내부에 형성된 내부 전극;을 포함하고, 상기 세라믹 본체의 폭 방향 및 두께 방향이 형성하는 단면에 있어서, 상기 내부 전극의 두께를 Te라 하면, 0.1㎛≤Te≤0.5㎛을 만족하고, 상기 유전체층은 유전체 그레인으로 구성되어 있으며, 상기 유전체 그레인의 평균 입경을 Dd라 하면, 85 nm ≤ Dd ≤ 256 nm를 만족하는 적층 세라믹 전자 부품을 특징으로 한다.

    Abstract translation: 多层陶瓷电子部件技术领域本发明涉及一种多层陶瓷电子部件,其特征在于,具有形成介电层的陶瓷体; 以及形成在陶瓷体内部的内部电极。 根据由陶瓷体的宽度方向和厚度方向形成的截面,当内部电极的厚度为Te时,多层陶瓷电子部件满足0.1μm

Patent Agency Ranking