公开(公告)号：KR101832490B1

公开(公告)日：2018-02-27

申请号：KR1020110052510

申请日：2011-05-31

Applicant: 삼성전기주식회사

Inventor： 김상혁 ,  김형준 ,  서주명 ,  이장호 ,  김준희 ,  이민곤

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/01 ,  H01G4/005 ,  H01G4/12 ,  H01G4/30

Abstract: 본발명은적층세라믹커패시터에관한것으로, 본발명의일 실시형태에따른적층세라믹커패시터는복수의유전체층과복수의내부전극층이교대로적층되는적층본체를포함하고, 상기내부전극층은폭이길이방향중앙부에서양단부로갈수록점차감소하고, 상기내부전극층의길이방향단부에서의폭을최소폭(L2)이라고하고, 상기유전체층에서내부전극층이배치되지않는부분인마진부(M)의상기내부전극층의길이방향단부에대응하는부분의폭을최대폭(M2)이라고할 때, L2에대한 M2의비(M2/L2)가 0.2 내지 0.3일수 있다.

公开(公告)号：KR101452058B1

公开(公告)日：2014-10-22

申请号：KR1020120140922

申请日：2012-12-06

Applicant: 삼성전기주식회사

Inventor： 이민곤 ,  김형준 ,  이기용 ,  김준희 ,  최재열

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/12 ,  H01G4/232

Abstract: 본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제1 및 제2 단면에 노출되는 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제1 및 제2 단면과 일정 간격 이격되어 형성되는 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;을 포함할 수 있다.

公开(公告)号：KR1020140081360A

公开(公告)日：2014-07-01

申请号：KR1020120151019

申请日：2012-12-21

Applicant: 삼성전기주식회사

Inventor： 김준희

IPC: H01G4/12 ,  H01G4/30 ,  H01G2/06

CPC classification number: H01G4/35 ,  H01G4/0085 ,  H01G4/012 ,  H01G4/232 ,  H01G4/30 ,  H05K3/3442 ,  H05K2201/10636 ,  Y02P70/611

Abstract: According to one embodiment of the present invention, provided is a multilayer ceramic capacitor which includes: a ceramic body which includes a dielectric layer, firs and second main sides to face each other, first and second lateral sides to face each other, and first and second cross sections to face each other; a first internal electrode which includes a first non-pattern part and a first pattern part whose end is exposed to at least one among the first and second lateral sides and the first and second cross sections; a second internal electrode which includes a second non-pattern part and a second pattern part whose end is exposed to at least one among the first and second lateral sides and the first and second cross sections and which includes an overlap region with the first pattern part; and first and second external electrodes which are connected to the first and second internal electrodes. The first and second pattern parts include a metal oxide region which is formed with a preset width to the center of the first and second pattern parts from the exposed end of the region which is not connected to the first or second external electrode among the exposed ends.

Abstract translation: 根据本发明的一个实施例，提供了一种多层陶瓷电容器，其包括：陶瓷体，其包括电介质层，第一和第二主侧面彼此面对，第一和第二侧面彼此面对，以及第一和 第二横断面相互面对; 第一内部电极，其包括第一非图案部分和第一图案部分，其端部暴露于第一和第二横向侧面中的至少一个以及第一和第二横截面; 第二内部电极，其包括第二非图案部分和第二图案部分，其端部暴露于第一和第二横向侧面中的至少一个以及第一和第二横截面，并且包括与第一图案部分的重叠区域 ; 以及连接到第一和第二内部电极的第一和第二外部电极。 第一图案部分和第二图案部分包括金属氧化物区域，其从暴露端部中未连接到第一外部电极或第二外部电极的区域的露出端形成为具有预定宽度的第一和第二图案部分的中心 。

公开(公告)号：KR101288154B1

公开(公告)日：2013-07-18

申请号：KR1020100123421

申请日：2010-12-06

Applicant: 삼성전기주식회사

Inventor： 김준희 ,  배종훈 ,  김병수

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/1227 ,  H01G4/30 ,  Y10T29/49155

Abstract: 본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품은 제1 세라믹 파우더를 포함하고, 두께가 1㎛이하인 복수개의 세라믹 시트이 적층된 적층 본체; 복수개의 세라믹 시트에 형성된 내부 전극 패턴; 및 세라믹 시트에 위에서 내부 전극 패턴을 둘러싸도록 형성되며, 상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하고 상기 내부 전극 패턴보다 두께가 같거나 얇은 유전체 패턴;을 포함한다.

公开(公告)号：KR1020130007300A

公开(公告)日：2013-01-18

申请号：KR1020110065115

申请日：2011-06-30

Applicant: 삼성전기주식회사

Inventor： 김종한 ,  김준희

IPC: H01B1/22 ,  H01G4/12 ,  H01G4/30

CPC classification number: H01B1/22 ,  H01G4/0085 ,  H01G4/12 ,  H01G4/1227 ,  H01G4/30 ,  H01B1/00 ,  H01G4/232

Abstract: PURPOSE: A conductive paste for an internal electrode is provided to reduce the inner stress of a laminate ceramic electronic component by reducing the crack generation in a laminate ceramic electronic component. CONSTITUTION: A conductive paste for an internal electrode comprises 100.0 parts by weight of a conductive metal powder, and 0.6-2.4 parts by weight of an organic binder. The organic binder is polyvinylbutyral. The molecular weight of the polyvinylbutyral after dispersion is 17,000 or less. The conductive paste additionally comprises 3.0 parts by weight or less of a cellulose-based resin. The cellulose-based resin is ethylcellulose. A laminate ceramic electronic component comprises a ceramic body, and an inner electrode(30,31) which is formed inside the ceramic body and manufactured by using the conductive paste.

Abstract translation: 目的：提供一种用于内部电极的导电膏，以通过减少叠层陶瓷电子部件中的裂纹产生来降低层压陶瓷电子部件的内应力。 构成：用于内部电极的导电浆料包含100.0重量份的导电金属粉末和0.6-2.4重量份的有机粘合剂。 有机粘合剂为聚乙烯醇缩丁醛。 分散后的聚乙烯醇缩丁醛的分子量为17000以下。 导电糊还包含3.0重量份或更少的纤维素类树脂。 纤维素类树脂是乙基纤维素。 层压陶瓷电子部件包括陶瓷体和内部电极（30,31），所述内部电极形成在所述陶瓷体内部并通过使用所述导电膏制造。

公开(公告)号：KR101108769B1

公开(公告)日：2012-02-24

申请号：KR1020100050215

申请日：2010-05-28

Applicant: 삼성전기주식회사

Inventor： 신지환 ,  위성권 ,  김준희

IPC: H01G4/005 ,  H01G4/30

CPC classification number: H01G4/0085 ,  H01G4/012 ,  H01G4/30

Abstract: 본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판상에 일정한 형상의 요철 패턴을 갖는 패턴층을 형성하는 단계; 상기 패턴층상에 상기 요철패턴에 의해 서로 분리된 금속 박막을 형성하는 단계; 및 상기 패턴층으로부터 상기 금속 박막을 분리시킴으로써, 자연적으로 상기 금속 박막이 상기 일정한 형상으로 패터닝되는 단계;를 포함하는 금속분말의 제조 방법 및 이를 이용한 적층콘덴서용 내부전극의 제조 방법을 개시한다.

公开(公告)号：KR1020050104043A

公开(公告)日：2005-11-02

申请号：KR1020040029202

申请日：2004-04-27

Applicant: 삼성전기주식회사

Inventor： 유명한 ,  백종갑 ,  박재만 ,  김준희

IPC: H01G4/12

Abstract: 초고용량 적층 세라믹 콘덴서의 내부전극 형성에 사용되는 표면조도, 건조막밀도 및 분산성이 우수한 금속페이스트 제조방법에 관한 것이다. 금속 파우더 100중량부당, 에틸셀룰로스 수지 3-7중량부, 터피네올 용매 30-70중량부 및 분산제 0-1.5중량부를 예비혼합하고 고점도 분산한 후, 금속 파우더 100중량부당 저비점 용매 30-200중량부를 투입하여 저점도로 희석하는 단계; 세라믹 공재, 터피네올 용매, 임의의 분산제 및 임의의 저비점용매를 예비혼합하고, 예비혼합물에 에틸셀룰로스 수지 바인더를 첨가하여 저점도 분산하며, 이때 세라믹 공재, 에틸셀룰로스 수지, 터피네올 용매, 임의의 분산제 및 임의의 저비점용매는 세라믹 공재 100중량부당 에틸셀룰로스 수지 1-5중량부, 터피네올 용매 10-150중량부, 분산제 0-1.5중량부 그리고 저비점용매 0-100중량부가 되도록 저점도 분산하는 단계; 금속분산물과 세라믹 공재 분산물을 금속 파우더 100중량부당 세라믹 공재 10-30중량부로 혼합 및 분산하는 단계; 저비점 용매를 휘발시키는 단계; 점도조절 및 진공 탈포하는 단계; 및 카트리지 필터링하는 단계;를 포함하는 금속페이스트 제조방법이 제공된다. 상기 방법으로 제조된 금속페이스트는 분산성이 개선되며, 우수한 표면조도, 건조막 밀도 및 소성 수축율을 나타낸다.

公开(公告)号：KR1020050086151A

公开(公告)日：2005-08-30

申请号：KR1020040012512

申请日：2004-02-25

Applicant: 삼성전기주식회사

Inventor： 백종갑 ,  허강헌 ,  김준희 ,  유명한 ,  박재만

IPC: H01G4/008

Abstract: 본 발명은 내환원성을 갖는 유전체 조성물에 도전성 Ni 내부전극 페이스트를 이용한 적층 세라믹 콘덴서에 관한 것으로서, 고온, 저주파수에서도 유전특성이 우수하고, 유전체층이 박층화 되더라도 고 신뢰성을 갖고, 그리고 작은 용량온도계수를 갖는 적층 세라믹 콘덴서를 제공하고자 하는데, 그 목적이 있다.
본 발명은 유전체와 공재를 함유하는 내부전극을 포함하는 적층 세라믹 콘덴서의 내부전극용 공재에 있어서, 상기 유전체 조성과 동일하고; 그리고 그 조성이, [(Ca
x Sr
1-x )O]
m [(Ti
y Zr
1-y )O
2 ]으로 표시할 시 x, y 및 m의 값이 각각 0.55≤x≤0.70, 0.3≤y≤0.4, 0.9960≤m≤1.004의 범위을 갖는 주성분과, 부성분으로서 Mn
3 O
4 와 Al
2 O
3 및 Ba
0.53 Ca
0.19 Si
0.28 O
3 (BCG)를 포함하고, 상기 Mn
3 O
4 와 Al
2 O
3 및 BCG의 함량은 각각 상기 주성분 100몰에 대하여 Mn
3 O
4 : 0.5~1.5%, Al
2 O
3 : 0.1~0.8% 및 BCG : 2.0~3.0%로 이루어지는 것을 특징으로 하는 적층 세라믹 콘덴서의 내부전극용 공재, 이 공재를 함유하는 적층 세라믹 콘덴서용 내부전극 페이스트의 제조방법 및 적층 세라믹 콘덴서를 그 요지로 한다.

公开(公告)号：KR1020050062831A

公开(公告)日：2005-06-28

申请号：KR1020030093145

申请日：2003-12-18

Applicant: 삼성전기주식회사

Inventor： 김종한 ,  허강헌 ,  김우섭 ,  김준희

IPC: H01G4/12

CPC classification number: C04B35/6303 ,  B32B18/00 ,  B32B2309/022 ,  B32B2311/22 ,  C04B35/4682 ,  C04B35/63 ,  C04B2235/3206 ,  C04B2235/3215 ,  C04B2235/3225 ,  C04B2235/3236 ,  C04B2235/3239 ,  C04B2235/3241 ,  C04B2235/3244 ,  C04B2235/3418 ,  C04B2235/3436 ,  C04B2235/36 ,  C04B2235/5445 ,  C04B2235/656 ,  C04B2235/6584 ,  C04B2235/785 ,  C04B2235/96 ,  C04B2237/346 ,  C04B2237/405 ,  C04B2237/704 ,  H01G4/1227

Abstract: 본 발명은 적층 세라믹 콘덴서에 관한 것으로서, X5R 특성을 만족하고 저온소성이 가능하고 유전율의 변화가 작은 유전체 조성물 및 이를 이용한 적층 세라믹 콘덴서 및 그 제조방법을 제공하고자 하는데, 그 목적이 있는 것이다.
본 발명은 BaTiO
3 , MgCO
3 , Y
2 O
3 , Cr
2 O
3 , Mn
2 V
2 O
7 , 및 소결조제인 xBaO-yZrO
2 -zSiO
2 (0.1≤x≤0.3, 0.1≤y≤0.3, 0.4≤z≤0.8, x + y + z = 1)를 함유하고; 그리고 상기 성분들의 조성비는 그 성분들을, aBaTiO
3 -bMgCO
3 -cY
2 O
3 -dCr
2 O
3 -e(Mn
2 V
2 O
7 )-f(xBaO-yZrO
2 -zSiO
2 )의 조성식으로 표현할 때, 몰비로, a=100, 0.1≤b≤3.0, 0.3≤c≤2.0, 0.05≤d≤0.2, 0.01≤e≤1.5, 0.5≤f≤3.0의 조건을 만족하도록 이루어진 적층 세라믹 콘덴서용 유전체 조성물 및 이를 이용한 적층 세라믹 콘덴서 및 그 제조방법을 그 요지로 한다.
본 발명에 의하면, 4㎛이하의 초박층 고용량 적층 세라믹 콘덴서를 제조함에 있어서 내부 전극의 뭉침으로 인한 용량 저하 문제와 전극간 단락 불량을 현저히 줄일 수 있다.

公开(公告)号：KR100471155B1

公开(公告)日：2005-03-10

申请号：KR1020020076129

申请日：2002-12-03

Applicant: 삼성전기주식회사

Inventor： 김준희 ,  허강헌 ,  박해성 ,  김종한 ,  김우섭

IPC: H01G4/12

CPC classification number: C04B35/6303 ,  B32B18/00 ,  B32B2311/22 ,  C04B35/468 ,  C04B2235/3201 ,  C04B2235/3203 ,  C04B2235/3206 ,  C04B2235/3225 ,  C04B2235/3236 ,  C04B2235/3239 ,  C04B2235/3241 ,  C04B2235/3244 ,  C04B2235/3418 ,  C04B2235/36 ,  C04B2235/442 ,  C04B2235/5445 ,  C04B2235/656 ,  C04B2235/96 ,  C04B2237/346 ,  C04B2237/405 ,  C04B2237/704 ,  H01G4/1227 ,  H01G4/1245

Abstract: 본 발명은 유전체 자기조성물에 관한 것이다. 이 유전체 자기조성물은 aBaTiO
3 -bMgCO
3 -cY
2 O
3 -dCr
2 O
3 -eV
2 O
5 - f(xZrO
2 -y(K, Li)
2 O-zSiO
2 )(단 x+y+z=1로서 0.05≤x≤0.18, 0.01≤y≤0.08, 0.74≤z≤0.93이다)로 조성되고, 몰비로 a=100, 1.0≤b≤2.0, 0.2≤ c≤2.0, 0.02≤d≤0.3, 0.02≤e≤0.3, 0.5≤f