전력 반도체 소자 및 그 제조방법
    11.
    发明公开
    전력 반도체 소자 및 그 제조방법 有权
    功率半导体器件及其制造方法

    公开(公告)号:KR1020140028716A

    公开(公告)日:2014-03-10

    申请号:KR1020120095649

    申请日:2012-08-30

    Abstract: An embodiment of the present invention relates to a power semiconductor device and a method for manufacturing the same. The power semiconductor device includes a base substrate which has one surface, the other surface, and a first conductivity type drift layer; a first conductivity type diffusion layer which has a concentration higher than the concentration of the first conductivity type drift layer and is formed in one surface of the base substrate; and a trench which includes a second conductivity type wall layer and penetrates from one surface of the base substrate to the second conductivity type wall layer and the first conductivity type diffusion layer in a thickness direction.

    Abstract translation: 本发明的实施例涉及一种功率半导体器件及其制造方法。 功率半导体器件包括具有一个表面,另一个表面和第一导电型漂移层的基底, 第一导电型扩散层,其浓度高于第一导电型漂移层的浓度并形成在基底基板的一个表面中; 以及沟槽,其包括第二导电型壁层,并且在厚度方向上从基底基板的一个表面穿透到第二导电型壁层和第一导电型扩散层。

    트렌치 게이트형 전력 반도체 소자
    12.
    发明授权
    트렌치 게이트형 전력 반도체 소자 有权
    TRENCH门式功率半导体器件

    公开(公告)号:KR101366982B1

    公开(公告)日:2014-02-24

    申请号:KR1020120088904

    申请日:2012-08-14

    Abstract: A trench gate type power semiconductor device according to the present invention includes: a semiconductor substrate; a drift layer which is formed on the semiconductor substrate; a well layer which is formed on the drift layer; a trench which is formed to reach the drift layer by penetrating the well layer in a thickness direction; a first insulating film which is formed at a certain height from the bottom of the trench; a first electrode which is formed at a lower height than the first insulating film in the trench; an interlayer insulating film which is formed at the same height as the first insulating film in the trench; and a second electrode which is formed on the well layer and is in contact with the interlayer insulating film by protruding from the inside of the trench at a part corresponding to the trench.

    Abstract translation: 根据本发明的沟槽栅型功率半导体器件包括:半导体衬底; 形成在半导体衬底上的漂移层; 在漂移层上形成的阱层; 形成为通过沿厚度方向穿透阱层而到达漂移层的沟槽; 第一绝缘膜,其形成在与沟槽的底部相距一定高度; 第一电极,其形成在比沟槽中的第一绝缘膜更低的高度处; 与沟槽中的第一绝缘膜高度相同的层间绝缘膜; 以及第二电极,其形成在所述阱层上并且在与所述沟槽对应的部分处从所述沟槽的内部突出地与所述层间绝缘膜接触。

    반도체 소자
    15.
    发明公开
    반도체 소자 审中-实审
    半导体器件

    公开(公告)号:KR1020160099884A

    公开(公告)日:2016-08-23

    申请号:KR1020150022134

    申请日:2015-02-13

    Abstract: 본발명은반도체소자에관한것으로, 캐리어가유입되는에미터부, 상기에미터부로부터유입된캐리어가이동하는드리프트부, 상기에미터로부터유입된캐리어가드리프트부로이동하도록채널을형성하는복수의게이트, 상기게이트사이에형성되는서브게이트및 상기드리프트부를통해이동하는캐리어가배출되는콜렉터부를포함하고, 상기서브게이트는에미터전극및 상기에미터전극을둘러싸는서브게이트절연막을포함하고, 상기서브게이트절연막중 상기콜렉터부를향하는방향에배치된부분의두께가다른방향을향하는부분의두께보다두껍다.

    Abstract translation: 本发明涉及一种半导体器件。 本发明的目的是提供一种可以减小寄生电容并减少开关损耗的半导体器件。 根据本发明的半导体器件包括:引入载体的发射极部分; 从发射器部分引入的载体移动的漂移部分; 形成通道的多个门,使得从发射器引入的载体朝向漂移部移动; 形成在门之间的子门; 以及收集器部分,其使载体移动通过漂移部分。 子栅包括发射电极和围绕发射电极的子栅极绝缘膜。 沿着朝向集电体部分的方向布置的子门绝缘膜的一部分的厚度大于沿其他方向指向的部分的厚度。

    반도체 소자
    16.
    发明公开
    반도체 소자 审中-实审
    半导体器件

    公开(公告)号:KR1020160047166A

    公开(公告)日:2016-05-02

    申请号:KR1020140143205

    申请日:2014-10-22

    Abstract: 본개시의일 실시예에따른반도체소자는제1 도전형의바디층; 상기바디층의상부에배치되는제2 도전형의전계제한링; 상기전계제한링의하부에배치되는저항층; 및상기바디층의상부에배치되는제2 도전형의애노드층;을포함할수 있다. 상기전계제한링의하부에저항층이배치됨으로써, 소자의항복전압에유리하게작용하며, 소자의강건성을높일수 있다.

    Abstract translation: 根据本发明实施例的半导体器件包括:第一导电型体层; 设置在所述主体层上的第二导电型场限制环; 设置在所述限位环下的电阻层; 以及设置在所述主体层上的第二导电型阳极层。 电阻层设置在场限制环的下方,因此对于器件的击穿电压有利地可以改善器件的耐用性。

    전력 반도체 소자
    17.
    发明公开
    전력 반도체 소자 审中-实审
    功率半导体器件

    公开(公告)号:KR1020150076815A

    公开(公告)日:2015-07-07

    申请号:KR1020130165428

    申请日:2013-12-27

    Abstract: 본개시는제1 도전형의제1 반도체영역; 상기제1 반도체영역의상부에형성되는제2 도전형의제2 반도체영역; 상기제2 반도체영역의상부내측에형성되는제1 도전형의제3 반도체영역; 및상기제3 반도체영역으로부터상기제1 반도체영역까지관입하여형성되는트랜치게이트;를포함하고, 상기제1 반도체영역, 상기제2 반도체영역및 상기제3 반도체영역중 적어도하나의일부는 E-k 다이아그램에서전도대(conduction band)가주상태와위성상태를가진소자보호물질로형성되고, 상기소자보호물질은 E-k 다이아그램에서상기위성상태의곡률이상기주상태의곡률보다낮은것을특징으로하는전력반도체소자에관한것이다.

    Abstract translation: 本公开涉及一种功率半导体器件,其包括:第一导电类型的第一半导体区域; 形成在第一半导体区域的上侧的第二导电类型的第二半导体区域; 所述第一导电类型的第三半导体区域形成在所述第二半导体区域的上部内部; 以及从第三半导体区域通过到第一半导体区域的沟槽栅极。 第一半导体区域,第二半导体区域和第三半导体区域中的至少一个的一部分由在E-k图中具有主要状态和卫星状态的导带的器件保护材料制成。 在设备保护材料的E-k图中,卫星状态的曲率低于主状态的曲率。

    전력 반도체 소자
    18.
    发明公开
    전력 반도체 소자 审中-实审
    功率半导体器件

    公开(公告)号:KR1020150076717A

    公开(公告)日:2015-07-07

    申请号:KR1020130165242

    申请日:2013-12-27

    CPC classification number: H01L29/7397 H01L29/0623 H01L29/0696 H01L29/1095

    Abstract: 본개시는제1 도전형의제1 반도체영역; 상기제1 반도체영역의상부에형성되는제2 도전형의제2 반도체영역; 상기제2 반도체영역을관통하여, 상기제1 반도체영역의일부까지관입하는게이트트랜치; 및상기게이트트랜치의양측에형성되며, 상기제2 반도체영역의상부내측에형성되는제3 반도체영역; 및상기제3 반도체영역에형성되는소자보호영역;을포함하는전력반도체소자에관한것이다.

    Abstract translation: 本公开涉及一种功率半导体器件,其包括第一导电类型的第一半导体区域,形成在第一半导体区域的上侧的第二导电类型的第二半导体区域,从第 所述第二半导体区域到所述第一半导体区域的一部分,形成在所述栅极沟槽的两侧并形成在所述第二半导体区域的上侧的内侧上的第三半导体区域,以及器件保护区域, 形成在第三半导体区域上。

    전력 반도체 소자
    19.
    发明公开
    전력 반도체 소자 审中-实审
    功率半导体器件

    公开(公告)号:KR1020150061202A

    公开(公告)日:2015-06-04

    申请号:KR1020130145005

    申请日:2013-11-27

    Abstract: 본개시는제1 도전형의제1 반도체층; 상기제1 반도체층의상부에형성되며, 상기제1 반도체층보다높은불순물농도를가지는제1 도전형의제2 반도체층; 상기제2 반도체층의상부에형성되는제2 도전형의제3 반도체층; 상기제3 반도체층의상부내측에형성되는제1 도전형의제4 반도체층; 상기제4 반도체층으로부터상기제1 반도체층의일부까지관입하며, 표면에게이트절연막이형성되어있는트랜치게이트; 및상기트랜치게이트의하부로부터제1 게이트, 제2 게이트및 제3 게이트가형성되고, 상기제1 게이트, 상기제2 게이트및 상기제3 게이트는게이트절연막에의해절연되는전력반도체소자에관한것이다.

    Abstract translation: 本发明涉及一种功率半导体器件,它包括:第一导电类型的第一半导体层,第一导电类型的第二半导体层,其形成于第一半导体层的上侧,杂质浓度为 高于第一半导体层的杂质浓度,形成在第二半导体层的上侧的第二导电类型的第三半导体层,形成在第二半导体层的内侧的第一导电类型的第四半导体层 第三半导体层的上侧,从第四半导体层穿过第一半导体层的一部分并且在其表面上具有栅极绝缘层的沟槽栅极,以及第一栅极,第二栅极和第三栅极 栅极,其由沟槽栅极的下侧形成。 第一栅极,第二栅极和第三栅极由栅极绝缘层绝缘。

    전력 반도체 소자 및 그 제조 방법
    20.
    发明公开
    전력 반도체 소자 및 그 제조 방법 审中-实审
    功率半导体器件及其制造方法

    公开(公告)号:KR1020150061201A

    公开(公告)日:2015-06-04

    申请号:KR1020130145004

    申请日:2013-11-27

    Abstract: 본개시에따른전력반도체소자는제1 도전형의제1 반도체영역; 상기제1 반도체영역의상부에형성되는제2 도전형의제2 반도체영역; 상기제2 반도체영역의상부내측에형성되는제1 도전형의제3 반도체영역; 상기제3 반도체영역으로부터상기제1 반도체영역까지관입하여형성되며, 표면에형성된제1 절연층을포함하는트랜치게이트; 및상기트랜치게이트의하부에형성되는제2 절연층을포함할수 있다.

    Abstract translation: 根据本公开的功率半导体器件包括第一导电类型的第一半导体区域和形成在第一半导体区域的上侧上的第二导电类型的第二半导体区域,第一导电类型的第三半导体区域 形成在第二半导体区域的上侧的内侧的沟槽栅极,从第三半导体区域穿过第一半导体区域并在其表面上包括第一绝缘层的沟槽栅极,以及第二绝缘层 其形成在沟槽栅极的下侧。

Patent Agency Ranking