적층 세라믹 전자부품
    12.
    发明授权

    公开(公告)号:KR101883111B1

    公开(公告)日:2018-08-24

    申请号:KR1020170098107

    申请日:2017-08-02

    Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.

    적층 세라믹 전자부품
    13.
    发明授权

    公开(公告)号:KR101872520B1

    公开(公告)日:2018-06-29

    申请号:KR1020110075084

    申请日:2011-07-28

    CPC classification number: H01G4/30 H01G4/012 H01G4/1209

    Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.

    적층 세라믹 전자 부품의 제조 방법 및 이에 의하여 제조된 적층 세라믹 전자 부품
    14.
    发明公开
    적층 세라믹 전자 부품의 제조 방법 및 이에 의하여 제조된 적층 세라믹 전자 부품 有权
    多层陶瓷电子元件和多层陶瓷电子元件的制作方法

    公开(公告)号:KR1020130094439A

    公开(公告)日:2013-08-26

    申请号:KR1020120015682

    申请日:2012-02-16

    Abstract: 본발명은적층세라믹전자부품의제조방법및 이에의하여제조된적층세라믹전자부품에관한것이다. 본발명은세라믹그린시트상에유기물질을오메가모양으로인쇄하는단계; 상기세라믹그린시트를적층하여그린적층체를제조하는단계; 상기그린적층체를절단하여그린칩을제조하는단계; 상기그린칩 내의유기물질을제거하여내부전극용캐비티가형성된소결칩을제조하는단계; 및상기내부전극용캐비티에도전성페이스트를주입하여내부전극을형성하는단계;를포함하는것을특징으로한다. 본발명에의하면내부전극과세라믹간의소결온도차이로인한내부전극산화의문제, 내부전극뭉침으로인한전극연결성저하의문제, 환원분위기소성에따른유전체층신뢰성저하의문제를해결할수 있다.

    Abstract translation: 目的:提供制造多层陶瓷电子部件的方法和由此制造的多层陶瓷电子部件,以通过同时固化来增加内部电极的密度。 构成:将有机材料印刷在陶瓷生片(A2)上。 依次层叠陶瓷生片(A3)。 通过切割绿色层压体制造绿色芯片。 去除绿色芯片中的有机材料(A5)。 内部电极形成在用于内部电极(A7)的空腔中。 (附图标记)(A1)制造陶瓷生片; (A2)打印用于形成内部电极腔的有机材料; (A3)依次层叠多张纸; (A4)压缩切割; (A5)塑化电介质并去除有机材料; (A6)注入内电极膏; (A7)增塑内电极; (A8)传播外电极

    적층 세라믹 전자부품
    15.
    发明公开
    적층 세라믹 전자부품 审中-实审
    层压陶瓷电子部件

    公开(公告)号:KR1020130013438A

    公开(公告)日:2013-02-06

    申请号:KR1020110075084

    申请日:2011-07-28

    CPC classification number: H01G4/30 H01G4/012 H01G4/1209

    Abstract: PURPOSE: A laminated ceramic electronic component is provided to control an average diameter of a dielectric grain, thereby implementing a mass storage laminated ceramic electronic component. CONSTITUTION: A ceramic body(10) includes a dielectric layer(1) having average thickness(td) which is under 0.6μm. The dielectric layer is arranged between a first internal electrode(21) and a second internal electrode(22) in the ceramic body. An external electrode(3) is formed on an external side of the ceramic body. Ceramic powder in the internal electrode is identical with the ceramic powder used as the dielectric layer.

    Abstract translation: 目的:提供层叠陶瓷电子部件来控制电介质晶粒的平均直径,从而实现大容量层叠陶瓷电子部件。 构成:陶瓷体(10)包括平均厚度(td)在0.6μm以下的介电层(1)。 介电层布置在陶瓷体中的第一内部电极(21)和第二内部电极(22)之间。 外部电极(3)形成在陶瓷体的外侧。 内部电极中的陶瓷粉末与用作电介质层的陶瓷粉末相同。

    적층 세라믹 전자부품
    16.
    发明公开
    적층 세라믹 전자부품 审中-实审
    多层陶瓷电子元件

    公开(公告)号:KR1020120133696A

    公开(公告)日:2012-12-11

    申请号:KR1020110052479

    申请日:2011-05-31

    CPC classification number: H01G4/30 H01G4/012 H01G4/12

    Abstract: PURPOSE: A multilayer ceramic electronic component is provided to reduce the crack of the multilayer ceramic capacitor by controlling the thickness of an electronic component. CONSTITUTION: A laminate main body comprises a dielectric layer(111). An inner electrode layer(121,122) is formed at the laminate inner part of the main body. The inner electrode layers expose the surface of the laminate main body. The inner electrode central part is formed near the multiple inner electrodes. The thickness of the central part of the laminate main body is greater than that of the surface of the laminate main body.

    Abstract translation: 目的:提供一种多层陶瓷电子元件,通过控制电子元件的厚度来减少多层陶瓷电容器的裂纹。 构成:叠层主体包括电介质层(111)。 内部电极层(121,122)形成在主体的层叠内部。 内部电极层暴露层压体主体的表面。 内部电极中心部分形成在多个内部电极附近。 叠层主体的中心部分的厚度大于叠层主体表面的厚度。

Patent Agency Ranking