公开(公告)号：KR101228688B1

公开(公告)日：2013-02-01

申请号：KR1020100118140

申请日：2010-11-25

Applicant: 삼성전기주식회사

Inventor： 시태성 ,  황경남 ,  이상미 ,  배종훈

IPC: H01G4/30 ,  H01G4/12

CPC classification number: H01G4/232 ,  H01G4/012 ,  H01G4/30

Abstract: 본 발명은 실장 면적을 최소화하고 실장 효율을 높여서 초소형의 고용량 캐패시터를 구현할 수 있는 적층형 세라믹 캐패시터를 제공하는 것으로, 가로가 1.6mm이고 세로가 0.8mm인 사이즈를 갖는 복수의 유전체 층이 내부에 적층된 캐패시터 몸체와, 상기 복수의 유전체 층 각각에 복수개가 배열된 내부 전극을 갖는 내부 전극부와, 상기 캐패시터 몸체의 가로로 복수개 배열되어 상기 내부 전극과 전기적으로 연결되는 외부 전극을 갖는 외부 전극부를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터를 제공하는 것이다.

公开(公告)号：KR101288154B1

公开(公告)日：2013-07-18

申请号：KR1020100123421

申请日：2010-12-06

Applicant: 삼성전기주식회사

Inventor： 김준희 ,  배종훈 ,  김병수

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/1227 ,  H01G4/30 ,  Y10T29/49155

Abstract: 본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품은 제1 세라믹 파우더를 포함하고, 두께가 1㎛이하인 복수개의 세라믹 시트이 적층된 적층 본체; 복수개의 세라믹 시트에 형성된 내부 전극 패턴; 및 세라믹 시트에 위에서 내부 전극 패턴을 둘러싸도록 형성되며, 상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하고 상기 내부 전극 패턴보다 두께가 같거나 얇은 유전체 패턴;을 포함한다.

公开(公告)号：KR1020170093770A

公开(公告)日：2017-08-16

申请号：KR1020170098107

申请日：2017-08-02

Applicant: 삼성전기주식회사

Inventor： 김상혁 ,  이장호 ,  서주명 ,  최성혁 ,  배종훈 ,  김준희 ,  송선기

IPC: H01G4/12 ,  C04B35/47 ,  C04B35/626 ,  H01G4/30

CPC classification number: H01G4/1227 ,  C04B35/47 ,  C04B35/6262 ,  H01G4/30

Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.

Abstract translation: 本发明的陶瓷体包括介电层如，以下，本发明具有的多层陶瓷电子器件上0.6微米的平均厚度; 和形成在所述陶瓷体的第一mitje第二内部电极;其中，所述电介质层由电介质接触颗粒（粒）和非接触式介电粒子的不是在接触接触与所述第一或第二内部电极，其特征在于 介电层和TD的平均厚度，以提供满足的时候，德/ TD≤0.35以限定接触介电粒子作为De的平均直径的多层陶瓷电子器件。 根据本发明，它是通过改善内部电极层的连接性，同时实现大容量电容的和加速寿命可靠性并延长大容量堆叠陶瓷电子部件的可能的实施例。

公开(公告)号：KR1020120062238A

公开(公告)日：2012-06-14

申请号：KR1020100123421

申请日：2010-12-06

Applicant: 삼성전기주식회사

Inventor： 김준희 ,  배종훈 ,  김병수

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/1227 ,  H01G4/30 ,  Y10T29/49155

Abstract: PURPOSE: A multilayer ceramic electronic component and a manufacturing method thereof are provided to use a thermal printing method even under low-pressure and low-temperature. CONSTITUTION: A multilayer ceramic electronic component(1) comprises a multi-layer body, inner electrode patterns(30), and dielectric patterns(40). The multi-layer body has first ceramic powder and is composed of multiple ceramic sheets(20) having a thickness of below 1micrometers. The inner electrode patterns are formed on the ceramic sheets. The dielectric patterns are formed on the ceramic sheets to surround the inner electrode patterns and have second ceramic powder having a smaller diameter than the first powder.

Abstract translation: 目的：提供一种多层陶瓷电子部件及其制造方法，即使在低压低温下也能够使用热敏打印方法。 构成：多层陶瓷电子部件（1）包括多层体，内部电极图案（30）和电介质图案（40）。 多层体具有第一陶瓷粉末，由厚度小于1微米的多个陶瓷片（20）组成。 内部电极图案形成在陶瓷片上。 电介质图案形成在陶瓷片上以包围内部电极图案，并且具有直径小于第一粉末的第二陶瓷粉末。

公开(公告)号：KR1020120056548A

公开(公告)日：2012-06-04

申请号：KR1020100118140

申请日：2010-11-25

Applicant: 삼성전기주식회사

Inventor： 시태성 ,  황경남 ,  이상미 ,  배종훈

IPC: H01G4/30 ,  H01G4/12

CPC classification number: H01G4/232 ,  H01G4/012 ,  H01G4/30

Abstract: PURPOSE: A multi-layered ceramic capacitor is provided to minimize a mounting area and to enhance mounting efficiency. CONSTITUTION: An internal electrode is formed in the inner side of a capacitor body(11). A plurality of dielectric layers is laminated at the inner side of the capacitor body. A plurality of internal electrodes is respectively arranged at the plurality of dielectric layers. An internal electrode unit comprises the plurality of internal electrodes. A plurality of external electrodes is arranged at the capacitor body and is electrically connected with the plurality of internal electrodes. An external electrode unit comprises the plurality of external electrodes. The plurality of internal electrodes respectively has a protrusion connected with the plurality of external electrode.

Abstract translation: 目的：提供多层陶瓷电容器，以最小化安装面积并提高安装效率。 构成：在电容器主体（11）的内侧形成有内部电极。 在电容器本体的内侧层叠多个电介质层。 多个内部电极分别设置在多个电介质层。 内部电极单元包括多个内部电极。 多个外部电极布置在电容器主体处并与多个内部电极电连接。 外部电极单元包括多个外部电极。 多个内部电极分别具有与多个外部电极连接的突起。

公开(公告)号：KR101070151B1

公开(公告)日：2011-10-05

申请号：KR1020090125093

申请日：2009-12-15

Applicant: 삼성전기주식회사

Inventor： 장동익 ,  김효정 ,  배종훈 ,  이철승 ,  김두영

IPC: H01G4/33 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/12

Abstract: 본발명에의한적층세라믹커패시터는, 내부전극및 유전체층이교대로적층되어형성된유효층; 및상기유효층의상면및 하면에유전체층이적층되어형성된보호층;을포함하며, 상기보호층의두께는상기유효층내의내부전극의평균두께와유전체층의평균두께의합의 10.0 내지 30.0배이다.

公开(公告)号：KR101883111B1

公开(公告)日：2018-08-24

申请号：KR1020170098107

申请日：2017-08-02

Applicant: 삼성전기주식회사

Inventor： 김상혁 ,  이장호 ,  서주명 ,  최성혁 ,  배종훈 ,  김준희 ,  송선기

IPC: H01G4/12 ,  C04B35/47 ,  C04B35/626 ,  H01G4/30

Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.

公开(公告)号：KR101872520B1

公开(公告)日：2018-06-29

申请号：KR1020110075084

申请日：2011-07-28

Applicant: 삼성전기주식회사

Inventor： 김상혁 ,  이장호 ,  서주명 ,  최성혁 ,  배종훈 ,  김준희 ,  송선기

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/1209

Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.

公开(公告)号：KR1020130013438A

公开(公告)日：2013-02-06

申请号：KR1020110075084

申请日：2011-07-28

Applicant: 삼성전기주식회사

Inventor： 김상혁 ,  이장호 ,  서주명 ,  최성혁 ,  배종훈 ,  김준희 ,  송선기

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/1209

Abstract: PURPOSE: A laminated ceramic electronic component is provided to control an average diameter of a dielectric grain, thereby implementing a mass storage laminated ceramic electronic component. CONSTITUTION: A ceramic body(10) includes a dielectric layer(1) having average thickness(td) which is under 0.6μm. The dielectric layer is arranged between a first internal electrode(21) and a second internal electrode(22) in the ceramic body. An external electrode(3) is formed on an external side of the ceramic body. Ceramic powder in the internal electrode is identical with the ceramic powder used as the dielectric layer.

Abstract translation: 目的：提供层叠陶瓷电子部件来控制电介质晶粒的平均直径，从而实现大容量层叠陶瓷电子部件。 构成：陶瓷体（10）包括平均厚度（td）在0.6μm以下的介电层（1）。 介电层布置在陶瓷体中的第一内部电极（21）和第二内部电极（22）之间。 外部电极（3）形成在陶瓷体的外侧。 内部电极中的陶瓷粉末与用作电介质层的陶瓷粉末相同。

公开(公告)号：KR1020110068233A

公开(公告)日：2011-06-22

申请号：KR1020090125093

申请日：2009-12-15

Applicant: 삼성전기주식회사

Inventor： 장동익 ,  김효정 ,  배종훈 ,  이철승 ,  김두영

IPC: H01G4/33 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/12

Abstract: PURPOSE: A multilayer ceramic capacitor is provided to effectively prevent a crack due to thermal impact by thickening a protection than the sum of the average thicknesses of a dielectric layer and an inner electrode. CONSTITUTION: An inner electrode(12) and a dielectric layer(14) are alternatively formed in an effective layer(10). A pore(16) is formed in the inner electrode. The thickness of the dielectric layer is 5 um or less in the effective layer. A protection layer(20) is formed by laminating a plurality of dielectric layers on the upper and lower sides of the effective layer. The thickness of the protection layer is 10 to 30 times thicker than the sum of the average thickness of the inner electrode and the dielectric in the effective layer.

Abstract translation: 目的：提供一种多层陶瓷电容器，以有效地防止由于电介质层和内部电极的平均厚度之和而增加保护而导致的热冲击产生的裂纹。 构成：内部电极（12）和电介质层（14）交替地形成在有效层（10）中。 在内电极中形成孔（16）。 电介质层的厚度在有效层中为5um以下。 通过在有效层的上侧和下侧层叠多个电介质层来形成保护层（20）。 保护层的厚度比有效层中的内部电极和电介质的平均厚度的和厚10〜30倍。