-
-
公开(公告)号：KR101532119B1
公开(公告)日：2015-06-26
申请号：KR1020120015682
申请日：2012-02-16
Applicant: 삼성전기주식회사
Abstract: 본발명은적층세라믹전자부품의제조방법및 이에의하여제조된적층세라믹전자부품에관한것이다. 본발명은세라믹그린시트상에유기물질을오메가모양으로인쇄하는단계; 상기세라믹그린시트를적층하여그린적층체를제조하는단계; 상기그린적층체를절단하여그린칩을제조하는단계; 상기그린칩 내의유기물질을제거하여내부전극용캐비티가형성된소결칩을제조하는단계; 및상기내부전극용캐비티에도전성페이스트를주입하여내부전극을형성하는단계;를포함하는것을특징으로한다. 본발명에의하면내부전극과세라믹간의소결온도차이로인한내부전극산화의문제, 내부전극뭉침으로인한전극연결성저하의문제, 환원분위기소성에따른유전체층신뢰성저하의문제를해결할수 있다.
-
公开(公告)号：KR1020120133716A
公开(公告)日：2012-12-11
申请号：KR1020110052509
申请日：2011-05-31
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A multi layer ceramic capacitor is provided to prevent dielectric breakdown by applying low voltage to a dielectric layer instead of high voltage. CONSTITUTION: A laminate body(110) comprises a dielectric layer. A first inner electrode and the second inner electrode(121,122) are formed within the laminate body. A dielectric layer is between the first inner electrode and the second inner electrode facing the first electrode. The first inner electrode and the second inner electrode are offset. The average thickness of the dielectric layer is less than 0.65μm.
Abstract translation: 目的：提供多层陶瓷电容器，以通过将低电压施加到电介质层而不是高电压来防止电介质击穿。 构成：层压体（110）包括电介质层。 第一内电极和第二内电极（121,122）形成在层压体内。 电介质层位于第一内电极和第二内电极之间，面对第一电极。 第一内电极和第二内电极偏移。 介电层的平均厚度小于0.65μm。
-
公开(公告)号：KR101856083B1
公开(公告)日：2018-05-09
申请号：KR1020110052509
申请日：2011-05-31
Applicant: 삼성전기주식회사
Abstract: 본발명은적층세라믹커패시터에관한것으로, 본발명의일 실시형태에따른적층세라믹커패시터는유전체층을포함하는적층본체, 및상기적층본체내에서상기유전체층을사이에두고서로대향하도록배치되는제1 및제2 내부전극을포함하고, 상기적층본체의폭 및두께방향단면에서, 상기제1 내부전극과상기제2 내부전극은폭방향으로오프셋되어배치되고, 상기유전체층을사이에두고인접한제1 내부전극과제2 내부전극의오프셋부의최소폭(t1)과상기유전체층의평균두께(td)의비(t1/td)가 1 내지 10일수 있다.
-
-
Patent Agency Ranking
-
公开(公告)号：KR1020170093770A
公开(公告)日：2017-08-16
申请号：KR1020170098107
申请日：2017-08-02
Applicant: 삼성전기주식회사
IPC: H01G4/12 , C04B35/47 , C04B35/626 , H01G4/30
CPC classification number: H01G4/1227 , C04B35/47 , C04B35/6262 , H01G4/30
Abstract: 본발명은적층세라믹전자부품에관한것으로, 본발명은평균두께가 0.6 μm 이하인유전체층을포함하는세라믹본체; 및상기세라믹본체내에형성된제1 및제2 내부전극;을포함하며, 상기유전체층은상기제1 또는제2 내부전극과접촉하는접촉유전체그레인(grain)및접촉하지않는비접촉유전체그레인으로구성되어있으며, 상기유전체층의평균두께를 td 및상기접촉유전체그레인의평균입경을 De로규정할때, De/td ≤ 0.35를만족하는적층세라믹전자부품을제공한다. 본발명에따르면정전용량의대용량화를구현하면서내부전극층의연결성을향상시킴으로써, 가속수명연장및 신뢰성이우수한대용량적층세라믹전자부품의구현이가능하다.
Abstract translation: 本发明的陶瓷体包括介电层如，以下，本发明具有的多层陶瓷电子器件上0.6微米的平均厚度; 和形成在所述陶瓷体的第一mitje第二内部电极;其中，所述电介质层由电介质接触颗粒（粒）和非接触式介电粒子的不是在接触接触与所述第一或第二内部电极，其特征在于 介电层和TD的平均厚度，以提供满足的时候，德/ TD≤0.35以限定接触介电粒子作为De的平均直径的多层陶瓷电子器件。 根据本发明，它是通过改善内部电极层的连接性，同时实现大容量电容的和加速寿命可靠性并延长大容量堆叠陶瓷电子部件的可能的实施例。
-
-
公开(公告)号：KR1020130049295A
公开(公告)日：2013-05-14
申请号：KR1020110114228
申请日：2011-11-04
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A multi layer ceramic capacitor is provided to have low IR fissure generation rate by improving moisture resistance characteristics by preventing decrease in density in a margin part in the multi layer ceramic capacitor by obtaining porosity of a margin part dielectric layer below 10%. CONSTITUTION: A ceramic body(110) is stacked with a plurality of dielectric layers. A plurality of inner electrode layers(121,122) is formed on one dielectric layer. A margin part dielectric layer(113) is formed in a margin part of a dielectric layer where an inner electrode is not formed, and has porosity below 10%. Outer electrodes(131,132) are formed on the outer surface of the ceramic body.
Abstract translation: 目的：通过获得低于10％的边缘部分电介质层的孔隙率，通过防止多层陶瓷电容器的边缘部分的密度降低，通过改善耐湿性特性，提供了多层陶瓷电容器以具有较低的IR裂缝发生率。 构成：陶瓷体（110）堆叠有多个电介质层。 在一个电介质层上形成多个内电极层（121,122）。 在不形成内部电极的电介质层的边缘部分形成边界部分电介质层（113），其孔隙率低于10％。 在陶瓷体的外表面上形成外电极（131,132）。
-
公开(公告)号：KR1020130043861A
公开(公告)日：2013-05-02
申请号：KR1020110108013
申请日：2011-10-21
Applicant: 삼성전기주식회사
CPC classification number: H01G4/30 , H01G4/012 , H01G4/1209
Abstract: PURPOSE: A laminated ceramic electronic part is provided to remove a step difference due to a first and a second inner electrode by forming a marginal dielectric layer with the same or similar height as the first and the second inner electrode. CONSTITUTION: Dielectric layers(111) are laminated on a ceramic body(110). Inner electrode layers(121,122) are formed in at least one surface of the dielectric layer. A marginal dielectric layer(113) is formed in a region where the inner electrode layers are not formed on one surface of the dielectric layer. The maximum grain size and the average grain size of the dielectric grain of the marginal dielectric layer are 3.0 or less. First and second outer electrodes(131,132) are formed on both surfaces of the ceramic body.
Abstract translation: 目的：提供层叠陶瓷电子部件，通过形成与第一和第二内部电极具有相同或相似高度的边缘电介质层来消除由于第一和第二内部电极引起的阶梯差异。 构成：介电层（111）层压在陶瓷体（110）上。 内电极层（121,122）形成在电介质层的至少一个表面上。 在内部电极层未形成在电介质层的一个表面上的区域中形成边缘电介质层（113）。 边缘电介质层的电介质晶粒的最大晶粒尺寸和平均晶粒尺寸为3.0以下。 第一和第二外电极（131,132）形成在陶瓷体的两个表面上。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.02 seconds)
