-
公开(公告)号：KR1020090046605A
公开(公告)日：2009-05-11
申请号：KR1020070112845
申请日：2007-11-06
Applicant: 삼성전자주식회사
IPC: G11C7/22
CPC classification number: H04L7/033 , H03K5/1252 , H03K5/1534 , H04L7/0083
Abstract: 노이즈를 효율적으로 제거할 수 있는 쇼트 펄스 제거 회로가 개시된다. 쇼트 펄스 제거 회로는 에지 검출기, 필터 회로, 비교 회로 및 게이팅 회로를 포함한다. 에지 검출기는 입력신호를 지연시켜 지연 입력신호를 발생시키고, 입력신호의 에지를 검출하여 에지 검출신호를 발생시킨다. 필터 회로는 에지 검출신호를 저역통과 필터링하여 제 1 신호를 발생시킨다. 비교 회로는 제 1 신호를 기준전압과 비교하고, 게이팅 회로는 비교 회로의 출력신호에 응답하여 상기 지연 입력신호를 게이팅한다. 따라서, 쇼트 펄스 제거 회로는 플립플롭의 셋업/홀드 시간 마진을 충분히 갖고 초기 동작 동안 입력신호가 변화하지 않을 때도 입력신호를 샘플링할 수 있다.
-
公开(公告)号：KR1020090028193A
公开(公告)日：2009-03-18
申请号：KR1020070093609
申请日：2007-09-14
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G01R19/16552 , G06F1/28 , H03K19/0016
Abstract: A circuit for measuring a voltage drop, a semiconductor device and system including the same, and a method for measuring a voltage drop are provided to detect a voltage drop of a power voltage by detecting a voltage drop after comparing a sensed voltage with a reference voltage. A circuit for measuring a voltage drop includes a sensing circuit and a voltage drop detection circuit(120). The sensing circuit senses a voltage drop due to a resistance of a power line, and generates a sensing voltage. The voltage drop detection circuit detects a voltage drop by comparing the sensing voltage with a reference voltage, generates a detection signal, and includes a reference voltage generating circuit(121) and a comparison circuit(122). The reference voltage generating circuit is coupled between a first power voltage and a ground voltage, and generates the reference voltage. The comparison circuit generates the detection signal by comparing the sensing voltage and the reference voltage.
Abstract translation: 提供一种用于测量电压降的电路，包括该电路的半导体器件和系统以及一种用于测量电压降的方法，用于通过在将感测电压与参考电压进行比较之后检测电压降来检测电压的电压降 。 用于测量电压降的电路包括检测电路和电压降检测电路（120）。 感测电路感测由于电力线的电阻引起的电压降，并且产生感测电压。 电压降检测电路通过将感测电压与参考电压进行比较来检测电压降，产生检测信号，并包括基准电压产生电路（121）和比较电路（122）。 参考电压发生电路耦合在第一电源电压和接地电压之间，并产生参考电压。 比较电路通过比较感测电压和参考电压来产生检测信号。
-
公开(公告)号：KR100167320B1
公开(公告)日：1999-01-15
申请号：KR1019960018406
申请日：1996-05-29
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: G06F1/00
Abstract: 본 발명은 두개의 플로피 디스크 드라이버(Floppy Disk Driver)를 갖는 PC 시스템에서 드라이버의 순서를 바꾸는 PC 시스템의 드라이브 변경 장치에 관한 것이다.
본 발명은 플로피 디스크 콘트롤러 콘넥터의 앞단에 멀티플렉서로 이루어진 회로를 부가하여 드라이브 변경을 위해 플로피 디스크 콘크롤러로 부터 출력되는 제어 신호를 서로 바꾸어 주어 드라이브를 변경한다. 따라서 본 발명은 바이오스 셋업상에서만 A, B 드라이브 변경을 수행하고 드라이브 변경 레지스터의 특정 비트만을 프로그래밍하면 간단하게 A, B 드라이브를 B, A 드라이브로 변경하여 사용할 수 있다.-
公开(公告)号：KR1019980020088A
公开(公告)日：1998-06-25
申请号：KR1019960038438
申请日：1996-09-05
Applicant: 삼성전자주식회사
Inventor： 김남현
Abstract: 본 발명은 서로 다른 주파수를 가지는 각 클럭 신호에 동기되어 동작하는 각 블럭 간의 데이터 인터페이스시 발생할 수 있는 신호의 불일치를 방지하기 위한 비동기식 데이터 인터페이스 장치에 관한 것이다. 이러한 장치에 의하면, 서로 다른 주파수를 가지는 제 1및 제 2 클럭 신호에 동기되어 각각 동작하는 제 1및 제 2 블럭간의 데이터 인터페이스를 위해 상기 각 블럭 사이에 복수개의 비트 값을 가지는 레지스터와 상기 제 2 클럭 신호에 동기되도록 상기 제 1 블럭으로부터 출력된 신호의 천이 시점을 지연시키기 위한 입력 신호 지연 수단을 가지는 인터페이스 블럭을 사용하였다. 상기 제 1 클럭 신호에 동기되어 출력되는 신호를 상기 제 2 클럭 신호에 정확하게 동기되도록 하기 위해, 상기 레지스터의 각 비트 값을 외부적으로 원하는 지연 시간만큼 최하위 비트로부터 순차적으로 논리 '1'로 설정함으로서 상기 신호를 상기 인터페이스 블럭을 통해 지연시킬 수 있다. 따라서, 상기 제 1및 제 2 클럭 신호에 동기되는 각 블럭 간의 데이터 인테페이스시 상기 제 2 클럭 신호에 동기되는 상기 제 2 블럭이 상기 인터페이스 블럭을 통해 출력된 지연 신호를 정확하게 인식할 수 있기 때문에 신호의 불일치를 방지할 수 있다.
-
公开(公告)号：KR1019970077856A
公开(公告)日：1997-12-12
申请号：KR1019960014705
申请日：1996-05-06
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: H01S5/227
Abstract: 본 발명은 반도체 레이저 다이오드의 제조방법에 관한 것으로서, 전류차단층의 표면을 평탄하게 성장시킴으로써 낮은 문턱 전류 및 그 상면에 적층되는 적층체의 신뢰도를 향상시키기 위해, 기판상에 제 1 크래드층, 활성층, 제 2 크래드층, 마스크를 순차적으로 적층하는 단계와 ; 상기 마스크를 그 중앙이 소정폭의 스트라이프상이 되도록 패터닝하는 단계와 ; 상기 패터닝된 마스크를 이용하여 상기 활성층에서 소정의 두께가 되도록 제 2 크래드층을 식각하여 리지를 형성하는 단계와 ; 상기 리지 형성 후 그 리지의 폭과 상기 마스크의 폭이 일치되도록 상기 마스크의 가장자리를 제거하는 단계와 ; 상기 리지 정상면과 같은 높이로 전류차단층을 선택적으로 성장시키는 단계를 포함하는 것을 특징으로 한다.
-
Patent Agency Ranking
公开(公告)号：KR1019970049829A
公开(公告)日：1997-07-29
申请号：KR1019950065864
申请日：1995-12-29
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: G06F3/0354
-
公开(公告)号：KR1020050118754A
公开(公告)日：2005-12-20
申请号：KR1020040043844
申请日：2004-06-15
Applicant: 삼성전자주식회사
Inventor： 김남현
CPC classification number: H04L25/08 , H04L1/0061 , H04L1/0072 , H04L2001/0094
Abstract: 수신 데이터 헤더의 오류 체크를 통해 데이터의 송수신을 즉시 제어함으로써 버스의 사용 효율을 향상시키는 방법이 개시된다. 데이터 수신측에서 수신 데이터의 헤더 오류를 감지한 경우에 데이터 송신측에 버스를 통한 데이터 전송을 중단시키는 방법으로 버스 사용 효율을 향상하기 위한 것이다. 특히 IEEE-1394 프로토콜상의 물리적 계층(PHY)과 링크 계층(LINK)으로 구성된 시스템에 있어서, 수신 노드의 물리적 계층을 거쳐 수신된 데이터의 헤더에 CRC 오류가 있음을 링크 계층에서 검출하였을 때, 즉시 송신 노드와 다른 수신 노드들에 오류 검출 사실을 통보하여 무의미한 버스 점유를 중단시켜 버스의 사용 효율을 극대화할 수 있는 방법을 소개하는데 그 목적이 있다.
-
公开(公告)号：KR1019970055622A
公开(公告)日：1997-07-31
申请号：KR1019950047940
申请日：1995-12-08
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: H03M13/00
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
순회 용량체크(CRC;Cyclic Redunancy Check)코드에 있어서 패리티 데이타 발생회로에 관한 것으로 특히 CRC에러코드 자체에 데이타 패리티 에러 체크 기능을 추가시켜 CRC에러코드에 대한 신뢰도를 높이는 회로에 관한 것임.
2. 발명이 해결하려고 하느 기술적 과제
CRC에러코드 자체에 데이타 패리티 에러 체크기능을 추가시켜 CRC에러코드에의한 신뢰도를 높이는 회로를 제공함.
3. 발명의 해결방법의 요지
에러검출 확률이 100%가 않되는 상황에서 CRC코드 자체의 왜곡(distortion)으로 인한 에러 발생을 막기 위해서 16비트 에러코드에 대한 데이타 패리티 비트를 추가시켜 CRC에러코드 발생 및 체킹에 대한 신뢰도를 높임.
4. 발생의 중요한 용도
패리티 발생 회로-
公开(公告)号：KR101298567B1
公开(公告)日：2013-08-22
申请号：KR1020070112941
申请日：2007-11-07
Applicant: 삼성전자주식회사
IPC: H03M9/00
Abstract: 데이터 전송 장치는 시리얼 클럭 생성기, 직렬화기 및 전송 클럭 생성기를 포함한다. 상기 시리얼 클럭 생성기는 시리얼 클럭을 생성한다. 직렬화기는 시리얼 클럭에 동기되어 입력된 N(N은 2이상의 자연수) 비트의 병렬 데이터를 N 비트의 직렬 데이터로 변환한다. 전송 클럭 생성기는 시리얼 클럭을 제공받아 상기 N 비트의 직렬 데이터와 동일한 지연 시간을 갖는 전송 클럭을 생성한다. 데이터 전송 장치는 N비트의 직렬 데이터와 전송 클럭을 동시에 전송한다.
-
公开(公告)号：KR100567309B1
公开(公告)日：2006-04-04
申请号：KR1020040043844
申请日：2004-06-15
Applicant: 삼성전자주식회사
Inventor： 김남현
CPC classification number: H04L25/08 , H04L1/0061 , H04L1/0072 , H04L2001/0094
Abstract: 수신 데이터 헤더의 오류 체크를 통해 데이터의 송수신을 즉시 제어함으로써 버스의 사용 효율을 향상시키는 방법이 개시된다. 데이터 수신측에서 수신 데이터의 헤더 오류를 감지한 경우에 데이터 송신측에 버스를 통한 데이터 전송을 중단시키는 방법으로 버스 사용 효율을 향상하기 위한 것이다. 특히 IEEE-1394 프로토콜상의 물리적 계층(PHY)과 링크 계층(LINK)으로 구성된 시스템에 있어서, 수신 노드의 물리적 계층을 거쳐 수신된 데이터의 헤더에 CRC 오류가 있음을 링크 계층에서 검출하였을 때, 즉시 송신 노드와 다른 수신 노드들에 오류 검출 사실을 통보하여 무의미한 버스 점유를 중단시켜 버스의 사용 효율을 극대화할 수 있는 방법을 소개하는데 그 목적이 있다.
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.022 seconds)
