-
公开(公告)号：KR101299922B1
公开(公告)日：2013-08-27
申请号：KR1020070112845
申请日：2007-11-06
Applicant: 삼성전자주식회사
IPC: G11C7/22
CPC classification number: H04L7/033 , H03K5/1252 , H03K5/1534 , H04L7/0083
Abstract: 노이즈를 효율적으로 제거할 수 있는 쇼트 펄스 제거 회로가 개시된다. 쇼트 펄스 제거 회로는 에지 검출기, 필터 회로, 비교 회로 및 게이팅 회로를 포함한다. 에지 검출기는 입력신호를 지연시켜 지연 입력신호를 발생시키고, 입력신호의 에지를 검출하여 에지 검출신호를 발생시킨다. 필터 회로는 에지 검출신호를 저역통과 필터링하여 제 1 신호를 발생시킨다. 비교 회로는 제 1 신호를 기준전압과 비교하고, 게이팅 회로는 비교 회로의 출력신호에 응답하여 상기 지연 입력신호를 게이팅한다. 따라서, 쇼트 펄스 제거 회로는 플립플롭의 셋업/홀드 시간 마진을 충분히 갖고 초기 동작 동안 입력신호가 변화하지 않을 때도 입력신호를 샘플링할 수 있다.
-
公开(公告)号：KR1020090107219A
公开(公告)日：2009-10-13
申请号：KR1020080032612
申请日：2008-04-08
Applicant: 삼성전자주식회사
CPC classification number: G06F3/14 , G09G2370/04
Abstract: PURPOSE: A display interface system, a display device and a display system are provided to transmit a control pattern including image type information. CONSTITUTION: A display interface system includes a display transmitter and a display receiver. The display transmitter transmits a control pattern including image type information, that is, the type of a displayed image, and selectively transmits image data according to the type information. The display receiver receives control patterns(310a, 310b, 310c, 310d) and selectively receives image data(320a, 320b) based on the image type information.
Abstract translation: 目的：提供显示接口系统，显示设备和显示系统，以发送包括图像类型信息的控制图案。 构成：显示接口系统包括显示发射器和显示接收器。 显示发送器发送包括图像类型信息的控制图案，即显示图像的类型，并且根据类型信息选择性地发送图像数据。 显示接收器接收控制图案（310a，310b，310c，310d），并基于图像类型信息有选择地接收图像数据（320a，320b）。
-
公开(公告)号：KR1020070019808A
公开(公告)日：2007-02-15
申请号：KR1020050073731
申请日：2005-08-11
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: H03M9/00
CPC classification number: H03M9/00
Abstract: 직병렬 변환회로의 비동기 상태 검출 장치 및 검출 방법이 개시된다. 본 발명에 따른 직병렬 변환회로의 비동기 상태 검출 장치는 비동기 상태 검출부를 구비한다. 상기 비동기 상태 검출부는 직병렬 변환회로들의 복수개의 직렬신호들의 같은 타이밍의 비트들을 서로 논리 연산하여 상기 복수개의 직렬신호들 사이의 비동기 상태를 검출한다. 본 발명에 따른 직병렬 변환회로의 비동기 상태 검출 장치 및 검출 방법은 직병렬 변환회로들의 복수개의 신호들 사이의 비동기 상태를 검출함으로써, 신뢰도 있는 메모리 장치를 선별해낼 수 있는 장점이 있다.
-
公开(公告)号：KR100220388B1
公开(公告)日：1999-09-15
申请号：KR1019960038438
申请日：1996-09-05
Applicant: 삼성전자주식회사
Inventor： 김남현
Abstract: 여기에 개시되는 인터페이스 장치는 신호를 처리하기 위한 두 개의 블럭들 사이에 위치하며, 하나의 블럭으로부터 전송될 1-비트 데이터 신호를 다른 하나의 블럭으로 전송한다. 상기 블럭들 각각은 서로 다른 주파수를 가지는 클럭 신호들을 각각 이용하여 동작한다. 상기 인터페이스 장치에는, n-비트 데이터를 저장할 수 있는 레지스터와 전송될 1-비트 데이터 신호의 듀레이션을 조절하기 위한 듀레이션 조절부가 제공된다. 이러한 인터페이스 장치에 따르면, 하나의 블럭으로부터 전송될 1-비트 데이터 신호의 듀레이션은 상기 레지스터에 저장된 n-비트 데이터에 따라 조절될 수 있고, 그 결과 그렇게 조절된 듀레이션을 가지는 신호는 상기 하나의 블럭에서 사용되는 클럭 신호와 다른 주파수를 가지는 클럭 신호를 이용한 상기 다른 블럭에서 유효한 데이터로서 정확하게 인식될 수 있다.
-
公开(公告)号：KR1019990049364A
公开(公告)日：1999-07-05
申请号：KR1019970068301
申请日：1997-12-12
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: H03K4/00
Abstract: 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법이 개시된다. 제1 클럭 신호에 동기되어 서로간에 데이타를 주고 받는 제1 ∼ 제N 논리부들을 갖는 이 장치는, 제1 논리부로부터 입력한 데이타를 제1 클럭 신호를 소정수배 분주한 제2 클럭 신호에 응답하여 출력하는 플립플롭 및 플립플롭으로부터 입력한 데이타와 제1 논리부로부터 입력한 데이타들중 하나를 선택 신호에 응답하여 선택적으로 제2 ∼ 제N 논리부들중 적어도 하나로 출력하는 선택 수단을 구비하고, 선택 신호는 동기식 회로가 오동작을 할 때 발생되는 것을 특징으로 한다.
-
Patent Agency Ranking
公开(公告)号：KR1020170104929A
公开(公告)日：2017-09-18
申请号：KR1020170026623
申请日：2017-02-28
Applicant: 삼성전자주식회사
IPC: H04L5/00
Abstract: 송신기가개시된다. 본송신기는각각데이터및 파일럿을포함하는복수의서브프레임을포함하는프레임을생성하는프레임생성부및 프레임을수신기로전송하는송신부를포함하며, 프레임생성부는복수의서브프레임의 FFT 사이즈가동일한경우, 데이터및 상기파일럿의전송을위해사용되는서브캐리어의수에기초하여복수의서브프레임의배치순서를결정하고, 결정된배치순서에따라복수의서브프레임을배치한다.
Abstract translation: 变送器启动。 该发送机包括：帧生成部，生成包含多个子帧的帧;以及发送部，将该帧发送给接收部，在多个子帧具有相同的FFT大小的情况下， 基于数据和用于导频发送的副载波的数量确定多个子帧的排列顺序，并且根据确定的排列顺序排列多个子帧。
-
公开(公告)号：KR101453074B1
公开(公告)日：2014-10-23
申请号：KR1020080032612
申请日：2008-04-08
Applicant: 삼성전자주식회사
CPC classification number: G06F3/14 , G09G2370/04
Abstract: 디스플레이 인터페이스의 소비 전력을 감소시키기 위하여 영상 타입 정보를 포함하는 제어 패턴을 전송하는 디스플레이 인터페이스 시스템이 개시된다. 디스플레이 인터페이스 시스템은 디스플레이 송신기 및 디스플레이 수신기를 포함한다. 디스플레이 송신기는 표시되는 영상의 타입에 대한 정보인 영상 타입 정보를 포함하는 제어 패턴을 송신하고, 표시되는 영상의 타입에 따라 영상 데이터를 선택적으로 송신한다. 디스플레이 수신기는 제어 패턴을 수신하고, 영상 타입 정보에 기초하여 영상 데이터를 선택적으로 수신한다. 영상 타입 정보를 이용하여 영상 데이터를 선택적으로 송수신함으로써 소비 전력이 감소된다.
디스플레이 인터페이스(display interface), 영상 타입 정보-
公开(公告)号：KR1020020051150A
公开(公告)日：2002-06-28
申请号：KR1020000080686
申请日：2000-12-22
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: H03K19/00
Abstract: PURPOSE: A semiconductor device including a circuit receiving an asynchronous signal and generating a valid signal, and a generation method of the same are provided to exchange a signal stably on a network by receiving an asynchronous signal without a violation of a setup time or a hold time and generating a valid signal stably. CONSTITUTION: A first flipflop(205) is activated in response to an asynchronous input signal, and receives a first logic level in response to a clock signal. A second flipflop(210) receives an output signal of the first flipflop(205) in response to the clock signal. A counter(215) enables an asynchronous output signal in response to the clock signal in case an output signal of the second flipflop(210) is maintained to the first logic level over a constant pulse width.
Abstract translation: 目的：提供一种包括接收异步信号并产生有效信号的电路的半导体器件及其生成方法，用于通过接收异步信号而不违反建立时间或保持来在网络上稳定地交换信号 时间并稳定地生成有效的信号。 构成：响应于异步输入信号激活第一触发器（205），并且响应于时钟信号接收第一触发器（205）并接收第一逻辑电平。 第二触发器（210）响应于时钟信号接收第一触发器（205）的输出信号。 在第二触发器（210）的输出信号在恒定的脉冲宽度上保持为第一逻辑电平的情况下，计数器（215）响应于时钟信号使能异步输出信号。
-
公开(公告)号：KR1020000010183A
公开(公告)日：2000-02-15
申请号：KR1019980030943
申请日：1998-07-30
Applicant: 삼성전자주식회사
Inventor： 김남현
IPC: G06F12/02
Abstract: PURPOSE: A direct memory access processing apparatus and method thereof are provided to improve a data transmission efficiency, related to a direct memory access. CONSTITUTION: The direct memory access processing apparatus comprises: the 1st¯the Nth direct memory access units(12)(14)(16)(18), which are connected in series and enabled in response to the associated signal among the 1st¯the Nth direct memory access enabled signals; and a main control unit(10), which outputs the 1st¯the Nth direct memory access start signals and enabled signals, responds to the Xth(X is less than or equal 1 and less than or equal N) direct memory access end signal among the 1st¯the (N-1)th direct memory access end signals, checks whether the direct memory access operation of the Xth direct memory access unit is proceeded normally and reprograms the Xth direct memory access unit. Thereby, it is possible to transmit a data in real time without an idle time, and to prevent the data loss under transmission.
Abstract translation: 目的：提供一种直接存储器访问处理装置及其方法，以提高与直接存储器访问相关的数据传输效率。 构成：直接存储器存取处理装置包括：第1个第N个直接存储器存取单元（12）（14）（16）（18）（18），它们串联连接并响应于第一个 第N个直接存储器访问使能信号; 以及输出第1〜第N直接存储器访问开始信号和使能信号的主控制单元（10）响应于Xth（X小于等于1且小于等于1）的直接存储器访问结束信号， 第一（N-1）个直接存储器访问结束信号，检查第X个直接存储器访问单元的直接存储器访问操作是否正常进行并重新编程第X个直接存储器存取单元。 由此，可以在没有空闲时间的情况下实时地发送数据，并且防止传输时的数据丢失。
-
公开(公告)号：KR1020090046996A
公开(公告)日：2009-05-12
申请号：KR1020070112941
申请日：2007-11-07
Applicant: 삼성전자주식회사
IPC: H03M9/00
Abstract: 데이터 전송 장치는 시리얼 클럭 생성기, 직렬화기 및 전송 클럭 생성기를 포함한다. 상기 시리얼 클럭 생성기는 시리얼 클럭을 생성한다. 직렬화기는 시리얼 클럭에 동기되어 입력된 N(N은 2이상의 자연수) 비트의 병렬 데이터를 N 비트의 직렬 데이터로 변환한다. 전송 클럭 생성기는 시리얼 클럭을 제공받아 상기 N 비트의 직렬 데이터와 동일한 지연 시간을 갖는 전송 클럭을 생성한다. 데이터 전송 장치는 N비트의 직렬 데이터와 전송 클럭을 동시에 전송한다.
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
