中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

42 records (took 0.017 seconds)

    단일비트 단위로 결함구제가 이루어지는 반도체 집적회로
    11.
    发明公开
    단일비트 단위로 결함구제가 이루어지는 반도체 집적회로 失效
    半导体集成电路（IC）

    公开(公告)号：KR1019950015767A

    公开(公告)日：1995-06-17

    申请号：KR1019930024243

    申请日：1993-11-15

    Applicant: 삼성전자주식회사

    Inventor： 박용보

    IPC: G11C29/00

    Abstract: 본 발명은 반도체집적회로에서 특히 메모리쎌 어레이내의 특정 단일비트가 결함으로 발생할 시에 이를 단일 결함비트 단위로 구제가 이루어지도록 하는 반도체집적회로에 관한 것으로 본 발명은 반도체집적회로가 리던던시 동작의 유무에 대응하여 결함구제를 위한 데이타를 직접으로 출력하는 단일비트 구제회로를 구비하는 기술에 관하여 개시하고 있다, 이로부터 단일비트 단위로 결함구제가 이루어지는 반도체집적회로를 제공함에 의해, 리던던시의 효율 및 고속의 액세스를 크게 증가시킬 수 있다, 또한 비트 단위로 결함구제가 이루어짐에 의해 리던던트용 셀들이 점유하는 면적으로 최소로 할 수 있는 효과도 있다.

    전기적으로 프로그램 할 수 있는 내부전원 발생회로
    13.
    发明授权
    전기적으로 프로그램 할 수 있는 내부전원 발생회로 失效
    电子可编程内部电源电路

    公开(公告)号：KR1019930008886B1

    公开(公告)日：1993-09-16

    申请号：KR1019910014265

    申请日：1991-08-19

    Applicant: 삼성전자주식회사

    Inventor： 박용보 ,  김병윤 ,  임형규

    IPC: H01L27/04

    CPC classification number: G11C5/147

    Abstract: The circuit could adjust a level of an internal source voltage to a fixed reference voltage or a external voltage level by changing input level from the outside. The circuit is composed of a voltage detection section (100) which detects an input voltage for mode selection, a latch sect. (200) which keeps the detected input voltage constant, a reference voltage control section (300) which controls a connection of the internal source voltage generation sect. and the reference voltage, and the internal source voltage generation sect. (400) which generates a constant internal source voltage from the reference voltage and the internal source voltage.

    Abstract translation: 电路可以通过从外部改变输入电平来将内部源电压的电平调整到固定的参考电压或外部电压电平。 电路由检测用于模式选择的输入电压的电压检测部分（100），锁存部分组成。 （200），其保持检测到的输入电压恒定;参考电压控制部（300），其控制内部源极电压产生部的连接。 和参考电压，以及内部源电压产生部分。 （400），其从参考电压和内部源电压产生恒定的内部源极电压。

    직류 전류를 제거한 데이타 출력버퍼
    16.
    发明授权
    직류 전류를 제거한 데이타 출력버퍼 失效
    具有减少直流电流的数据输出缓冲器

    公开(公告)号：KR1019940008718B1

    公开(公告)日：1994-09-26

    申请号：KR1019910018835

    申请日：1991-10-25

    Applicant: 삼성전자주식회사

    Inventor： 박용보 ,  박희철 ,  임형규

    IPC: G11C11/407

    CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K19/0013 ,  H03K19/01728

    Abstract: The data output buffer for removing direct current generated from its output node includes a preset circuit composed of a pull-up and pull-down parts having a first and second transistors and a first,second,third, and fourth control parts, which a preset circuit convertes the output level into an intermediate level of a first and second power voltage in response to an output enable signal. According to this invention, the direct current generated from the output node is removed by using the preset circuit.

    Abstract translation: 用于去除从其输出节点产生的直流的数据输出缓冲器包括由具有第一和第二晶体管的上拉和下拉部分组成的预置电路以及第一，第二，第三和第四控制部分， 响应于输出使能信号，电路将输出电平转换为第一和第二电源电压的中间电平。 根据本发明，通过使用预设电路来去除从输出节点产生的直流电流。

    직류 전류를 제거한 데이타 출력버퍼
    17.
    发明公开
    직류 전류를 제거한 데이타 출력버퍼 失效
    数据输出缓冲器，消除直流电流

    公开(公告)号：KR1019930008859A

    公开(公告)日：1993-05-22

    申请号：KR1019910018835

    申请日：1991-10-25

    Applicant: 삼성전자주식회사

    Inventor： 박용보 ,  박희철 ,  임형규

    IPC: G11C11/407

    Abstract: 본 발명은 반도체 메모리 장치의 데이터 출력 버퍼에 관한 것으로, 종래에 제시된 미들레벨을 가지는 데이터 츨력 버퍼는 직류전류의 잘생을 근본적으로 해결하지 못하여 전류소모 및 잡음등의 문제가 남아있게 되었으나, 본 발명에 의한 데이터 츨력버퍼는 직류전류의 발생이 방지되는 프리셋 회로를 구비하므로서, 이에 따른 전류 소모 및 잡음등의 문제를 제거하였다.

    전원공급전압 변동에 대해 안정한 씨모스 입력 버퍼회로
    20.
    发明授权
    전원공급전압 변동에 대해 안정한 씨모스 입력 버퍼회로 失效
    用于电源电压变化的稳定CMOS输入缓冲器

    公开(公告)号：KR1019910007785B1

    公开(公告)日：1991-10-02

    申请号：KR1019880017051

    申请日：1988-12-20

    Applicant: 삼성전자주식회사

    Inventor： 김병윤 ,  박용보 ,  정태성

    IPC: H03K19/088

    CPC classification number: H03K19/01855 ,  G05F3/247

    Abstract: The circuit converts the TTL level signal to the CMOS level signal accurately in spite of the input voltage variation. The circuit includes a reference voltage generator, a first voltage generator for providing a first voltage which magnitude is proportional to the difference between the reference voltage and the input voltage, a first P channel MOS transistor (Ti1) having gate connected to the first voltage generator and a source and a drain connected to the input power to provide constant current, a second P channel MOS transistor (Ti2) connected to the drain of the first transistor, a first N channel MOS transistor connected to the drain of the second P channel transistor, and a second N channel transistor connected to the first voltage.

    Abstract translation: 尽管输入电压变化，电路将TTL电平信号精确地转换为CMOS电平信号。 电路包括参考电压发生器，第一电压发生器，用于提供与参考电压和输入电压之间的差成正比的第一电压;第一P沟道MOS晶体管（Ti1），栅极连接到第一电压发生器 以及连接到所述输入功率以提供恒定电流的源极和漏极，连接到所述第一晶体管的漏极的第二P沟道MOS晶体管（Ti2），连接到所述第二P沟道晶体管的漏极的第一N沟道MOS晶体管 以及连接到第一电压的第二N沟道晶体管。

Patent Agency Ranking