-
11.发明公开디지털 로직 프로세싱 회로, 그것을 포함하는 데이터 처리 장치, 그것을 포함한 시스템-온 칩, 그것을 포함한 시스템, 그리고 클록 신호 게이팅 방법 有权瞬时数据驱动时钟提升装置和硬线流程处理系统，包括它们
公开(公告)号：KR1020070048077A
公开(公告)日：2007-05-08
申请号：KR1020050105093
申请日：2005-11-03
Applicant: 삼성전자주식회사
IPC: G11C11/4076
CPC classification number: G06F1/3203 , G06F1/3237 , Y02D10/128 , G06F1/04 , G06F13/14
Abstract: Digital logic processing devices capable of reduced power consumption may be provided. A digital logic processing device may include one or more processing elements, an input FIFO for storing data, a processing unit, and a clock controller circuit. The processing unit may process data from the input FIFO and the clock controller circuit may control a clock signal supplied to the input FIFO and the processing unit. The clock controller circuit may monitor whether there is data to be transferred to the input FIFO and states of the input FIFO and the processing unit and may control the clock signal.
-
公开(公告)号：KR1020070006154A
公开(公告)日：2007-01-11
申请号：KR1020050061236
申请日：2005-07-07
Applicant: 삼성전자주식회사
IPC: G06T1/20
CPC classification number: G06F9/3802 , G06F9/30149 , G06F9/3814
Abstract: A graphic processing apparatus and method for fetching a variable length instruction are provided to reduce current consumption when an instruction is fetched by storing a plurality of instruction fields constructing the instruction in an instruction memory consisting of a plurality of memory blocks, activating only memory blocks required for fetching the instruction and outputting only instruction fields stored in the activated memory blocks. A graphic processing apparatus(300) includes an instruction memory(310) and an instruction fetching unit(320). The instruction memory includes a plurality of memory blocks storing at least one instruction field. The instruction fetching unit generates a block activation signal that designates a memory block to be activated among the memory blocks and a predetermined row address signal, and receives an instruction composed of only the instruction fields output from the activated memory block.
Abstract translation: 提供一种用于获取可变长度指令的图形处理装置和方法，以通过将构成该指令的多个指令字段存储在由多个存储器块组成的指令存储器中来获取指令以减少电流消耗，仅激活所需的存储器块 用于取出指令并仅输出存储在激活的存储器块中的指令字段。 图形处理装置（300）包括指令存储器（310）和指令取出单元（320）。 指令存储器包括存储至少一个指令字段的多个存储块。 指令取出单元产生块激活信号，该块激活信号指定在存储块和预定行地址信号之间要被激活的存储块，并且接收仅由从激活的存储块输出的指令字段组成的指令。
-
13.发明公开
公开(公告)号：KR1020050073265A
公开(公告)日：2005-07-13
申请号：KR1020040001618
申请日：2004-01-09
Applicant: 삼성전자주식회사
IPC: H04N7/14
CPC classification number: H04N1/3247 , H04N5/232 , H04N5/23293 , H04N2101/00 , H04N2201/0084 , Y10S707/99942
Abstract: 본 발명의 카메라 인터페이스는 특화된 DMA를 이용한 화상 변환 장치를 구비한다. 화상 변환 장치는 어드레스 발생 수단, 데이터 선택 수단을 구비한다. 어드레스 발생 수단은 거울 화상 모드에 따라 화상 프레임의 프레임 시작 어드레스, 버스트 전송 시작 어드레스, 라인 시작 어드레스를 적절하게 변경한다. 데이터 선택 수단은 거울 화상 모드에 따라 워드 순서 및 워드내 픽셀 순서를 변경한다.
-
-
-
Patent Agency Ranking
-
公开(公告)号：KR1020150039425A
公开(公告)日：2015-04-10
申请号：KR1020130117982
申请日：2013-10-02
Applicant: 삼성전자주식회사
CPC classification number: H04N19/105 , H04N19/159 , H04N19/177 , H04N19/40 , H04N21/4147 , H04N21/44008 , H04N21/440218 , H04N21/8455
Abstract: 비디오/이미지스트림의목표데이터를임의로액세스할수 있는(randomly accessible) 시스템온 칩(SOC)이개시된다. 시스템온 칩은 JPEC 디코더, 그래픽처리유닛(GPU) 및중앙처리장치(CPU)를포함할수 있다. JPEC 디코더는순차적액세스가가능한제 1 압축포맷을갖는입력스트림을수신하고, 입력스트림을디코딩하여제 1 데이터를발생하고, 상기제 1 데이터를인코딩하여랜덤액세스가가능한제 2 압축포맷을갖는출력스트림을발생한다. 그래픽처리유닛(GPU)은출력스트림을수신하고, 출력스트림에대해그래픽처리를수행한다. 따라서, 시스템온 칩은그래픽처리를할 때, 임의접근가능한압축포맷으로저장수단에저장되어있는비디오/이미지데이터를빠른시간에반복하여수신함으로써그래픽처리가용이하다.
Abstract translation: 公开了可随机访问视频/图像流的目标数据的片上系统（SOC）。 片上系统可以包括：JPEC解码器，用于接收包括可用于顺序访问的第一压缩格式的输入流，通过解码输入流来生成第一数据，以及生成包括可用于随机的第二压缩格式的输出流 通过编码第一数据的访问; 图形处理单元（GPU），用于接收所述输出流并对所述输出流执行图形处理; 和中央处理单元（CPU）。 因此，当操作图形处理时，片上系统使得能够通过快速且重复地以随机访问的压缩格式接收存储在存储单元中的视频/图像数据来进行简单的图形处理。
-
18.发明公开제너럴 퍼포즈 프로그래머블 컴퓨팅 디바이스에서의 멀티미디어 데이터 프로세싱 방법 및 그에 따른 데이터 프로세싱 시스템 审中-实审因此，通用可编程计算设备和数据处理系统中的多媒体数据处理方法
公开(公告)号：KR1020150028609A
公开(公告)日：2015-03-16
申请号：KR1020130107453
申请日：2013-09-06
Applicant: 삼성전자주식회사
Abstract: 본 발명은 제너럴 퍼포즈 프로그래머블 컴퓨팅 디바이스에서의 멀티미디어 데이터 프로세싱 방법을 개시한다. 그러한 방법은 정의된 어플리케이션 커널을 데이터 패치 커널과 데이터 프로세싱 커널로 분리하여 운영한다. 상기 데이터 패치 커널은 워크아이템들보다 상위에서 메모리 억세스 로컬리티가 보장되도록 하는 데이터 패치 프로세싱을 독립적으로 수행한다. 또한, 데이터 프로세싱 커널은 각 워크아이템별로 데이터가 상기 데이터 패치 커널의 데이터 패치 프로세싱에 의해 준비되었을 때 상기 데이터에 대한 연산을 파이프라인 방식으로 수행한다.
Abstract translation: 本发明提供一种通用可编程计算装置及其数据处理系统中的多媒体数据处理方法。 本发明的操作是将应用内核分为数据补丁内核和数据处理内核。 与弱项相比，数据补丁内核执行单独的数据修补处理以保护存储器访问位置。 此外，当通过弱项目对数据补丁内核的数据修补处理来组织数据时，数据处理内核对流水线方法中的数据执行操作。
-
公开(公告)号：KR1020150006554A
公开(公告)日：2015-01-19
申请号：KR1020130080048
申请日：2013-07-09
Applicant: 삼성전자주식회사
IPC: G06T1/20
CPC classification number: G06T17/20 , G06T11/40 , G06T15/005 , G06T15/04 , G06T17/205
Abstract: 테셀레이팅하는 방법은 패치(patch)에 포함된 점들 각각에 테셀레이션 팩터를 할당하는 단계와, 상기 점들 중에서 현재 점의 주위에, 상기 현재 점에 할당된 제1테셀레이션 팩터에 상응하는 새로운 점(들)을 생성하는 단계를 포함한다. 즉, 상기 테셀레이팅하는 방법은 점별로 테셀레이션 팩터를 할당할 수 있다.
Abstract translation: 镶嵌方法包括以下步骤：为包括在补丁中的每个点分配镶嵌因子; 以及生成对应于分配给点之间的当前点周围的当前点的第一镶嵌因子的新点。 也就是说，细分方法可以分配每个点的镶嵌因子。
-
公开(公告)号：KR1020090102544A
公开(公告)日：2009-09-30
申请号：KR1020080028056
申请日：2008-03-26
Applicant: 삼성전자주식회사
Inventor： 박용하
IPC: H04B1/38
CPC classification number: H04M1/6033 , H04M1/0237 , H04M1/20
Abstract: PURPOSE: A sliding type portable electrical device supporting resonance space is provided to make the size of the terminal slim and minimization and secure the resonance space of a speaker module. CONSTITUTION: A sliding type portable electrical appliance is comprised of a body housing and a sliding housing(3). The sliding housing includes a speaker module(4) in which it moves with sliding in a state. In the sliding housing, a speaker decoration unit(10) is formed. According to the sliding movement of the sliding housing, the speaker decoration unit reduces and expands the resonance space of the speaker module.
Abstract translation: 目的：提供支撑共振空间的滑动式便携式电气设备，使终端的尺寸变薄，并使扬声器模块的共振空间最小化。 构成：滑动型便携式电器由主体壳体和滑动壳体（3）构成。 滑动壳体包括扬声器模块（4），其中在一个状态下滑动地移动。 在滑动壳体中，形成扬声器装饰单元（10）。 根据滑动壳体的滑动运动，扬声器装饰单元减小和扩大扬声器模块的共振空间。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.022 seconds)
