-
公开(公告)号：KR101604380B1
公开(公告)日：2016-03-18
申请号：KR1020100037547
申请日：2010-04-22
Applicant: 삼성전자주식회사
IPC: H01L21/265 , G02F1/133 , H01L29/768 , H01L21/336
CPC classification number: H03F1/52
Abstract: 반도체집적회로장치가제공된다. 반도체집적회로장치는제1 앰프및 제2 앰프영역이정의된제1 도전형의기판, 기판내에형성되며, 제1 앰프영역에형성된제2 도전형의제1 웰, 제1 웰과이격되어형성되는제1 도전형의제1 포켓웰(pocket well), 및제1 포켓웰을둘러싸며제1 웰과는이격되어형성되는제2 도전형의제1 깊은웰(deep well), 및기판내에형성되며, 제2 앰프영역에형성된제2 도전형의제2 웰, 제2 웰과이격되어형성되는제1 도전형의제2 포켓웰, 및제2 포켓웰을둘러싸며제2 웰과는이격되어형성되는제2 도전형의제2 깊은웰을포함한다.
-
公开(公告)号：KR1020110124584A
公开(公告)日：2011-11-17
申请号：KR1020100044053
申请日：2010-05-11
Applicant: 삼성전자주식회사
IPC: H01L21/335 , H01L29/78
CPC classification number: H01L29/4238 , H01L29/4236 , H01L29/42376 , H01L29/66628 , H01L29/78696
Abstract: PURPOSE: A semiconductor device including a recess channel transistor and a manufacturing method thereof are provided to simplify a semiconductor device manufacturing process by simultaneously forming a gate part and at least one gate contact. CONSTITUTION: A trench(110) for isolating a device is formed on a substrate(100). A device isolation layer(112A) is formed in the trench for isolating the device. The device isolation layer defines a pair of source/drain areas on the substrate. A gate pattern(152A) is formed in the trench for isolating the device on the pair of the source/drain areas. A gate insulation layer(150A) is formed between the substrate and the gate pattern.
Abstract translation: 目的：提供包括凹槽型晶体管及其制造方法的半导体器件，以通过同时形成栅极部分和至少一个栅极接触来简化半导体器件制造工艺。 构成：用于隔离器件的沟槽（110）形成在衬底（100）上。 在沟槽中形成器件隔离层（112A），用于隔离器件。 器件隔离层在衬底上限定一对源极/漏极区域。 在沟槽中形成栅极图案（152A），用于隔离一对源极/漏极区域上的器件。 在衬底和栅极图案之间形成栅极绝缘层（150A）。
-
公开(公告)号：KR1020110118008A
公开(公告)日：2011-10-28
申请号：KR1020100037547
申请日：2010-04-22
Applicant: 삼성전자주식회사
IPC: H01L21/265 , G02F1/133 , H01L29/768 , H01L21/336
CPC classification number: H03F1/52
Abstract: 반도체 집적 회로 장치가 제공된다. 반도체 집적 회로 장치는 제1 앰프 및 제2 앰프 영역이 정의된 제1 도전형의 기판, 기판 내에 형성되며, 제1 앰프 영역에 형성된 제2 도전형의 제1 웰, 제1 웰과 이격되어 형성되는 제1 도전형의 제1 포켓웰(pocket well), 및 제1 포켓웰을 둘러싸며 제1 웰과는 이격되어 형성되는 제2 도전형의 제1 깊은 웰(deep well), 및 기판 내에 형성되며, 제2 앰프 영역에 형성된 제2 도전형의 제2 웰, 제2 웰과 이격되어 형성되는 제1 도전형의 제2 포켓웰, 및 제2 포켓웰을 둘러싸며 제2 웰과는 이격되어 형성되는 제2 도전형의 제2 깊은 웰을 포함한다.
-
-
-
Patent Agency Ranking
-
-
-
公开(公告)号：KR1020160042698A
公开(公告)日：2016-04-20
申请号：KR1020140136962
申请日：2014-10-10
Applicant: 삼성전자주식회사
CPC classification number: H03K19/018507 , G09G3/3614 , G09G3/3688 , G09G5/003 , G09G2310/027 , G09G2310/0289 , G09G2310/0297
Abstract: 본발명은네거티브레벨시프팅회로및 이를이용하는소스드라이버와디스플레이장치에관하여개시한다. 네거티브레벨시프팅회로는제1전압레벨의진폭을갖는논리신호를입력하는입력회로및 상기입력회로에서생성되는전압에기초하여제2전압레벨의진폭을갖는제1출력신호를생성하는부하회로를구비하는제1레벨시프터및, 상기제1출력신호를입력하여제3전압레벨의진폭을갖는제2출력신호를생성하는제2레벨시프터를포함하고, 상기제1레벨시프터는상기입력회로와상기부하회로사이에접속되어, 상기입력회로를포지티브전압영역에서동작하고상기부하회로를네거티브전압영역에서동작하도록상기입력회로와부하회로의동작전압영역을분리시키는쉴딩회로를더 포함함을특징으로한다.
Abstract translation: 本发明公开了一种负电平移位电路以及使用该负电平移位电路的源极驱动器和显示装置。 负电平移位电路包括：第一电平移位器，包括输入电路，其输入具有第一电压电平的幅度的逻辑信号;以及负载电路，其基于以下步骤产生具有第二电压电平的振幅的第一输出信号 在输入电路中产生的电压; 以及第二电平移位器，其通过输入第一输出信号来产生具有第三电压电平的振幅的第二输出信号。 第一电平移位器还包括屏蔽电路，其连接在输入电路和负载电路之间，并分离输入电路的工作电压区域和负载电路的工作电压区域，使得输入电路工作在正电压 并且负载电路在负电压区域中工作。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.02 seconds)
