-
公开(公告)号：KR1019990074938A
公开(公告)日：1999-10-05
申请号：KR1019980008834
申请日：1998-03-16
Applicant: 삼성전자주식회사
IPC: H01L21/203
Abstract: 본 발명은 스퍼터 장치에 관한 것으로, 밀폐된 복수의 챔버, 각 챔버 내에 설치되어 반도체 웨이퍼가 놓이는 원통형의 서셉터, 및 반도체 웨이퍼를 고정시키는 클램프를 갖는 스퍼터 장치에 있어서, 클램프가 반도체 웨이퍼의 외경과 동일한 크기의 내경을 갖고 반도체 웨이퍼와 접촉하는 상부의 내측벽은 서셉터의 상부면과 일정 각도로 경사진 형태를 갖는 것을 특징으로 한다.
-
公开(公告)号：KR1019980085033A
公开(公告)日：1998-12-05
申请号：KR1019970020980
申请日：1997-05-27
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 티타늄을 이용한 실리시데이션 공정 시 실리콘과 반응하지 않고 남게되는 티타늄 잔류물을 제거하는 반도체 소자 제조 시 잔류물 제거방법에 관한 것이다. 제1 구조물은 반도체 기판의 일 영역에 실리콘막과 실리사이드화 방지막이 적층되어 있는 구조이고, 제2 구조물은 반도체 기판의 다른 영역에 실리콘막만이 적층되어 있는 구조이다. 실리시데이션을 위한 열처리를 제1 및 제2 구조물 상에 티타늄을 증착한 후 행한다. 제1 구조물 상에 잔류하는 티타늄은 스퍼터 식각이나 수산화 암모늄과 과산화수소와 탈이온수를 혼합한 용액 또는 플루오르화 암모늄과 에틸렌 글리콜을 혼합한 용액으로 제거한다.
-
公开(公告)号：KR1019980082868A
公开(公告)日：1998-12-05
申请号：KR1019970017967
申请日：1997-05-09
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: 스퍼터링 에칭 설비에서 아크(Arc)를 방지할 수 있는 스퍼터링 에칭 설비의 아크방지 장치에 관하여 개시한다. 이를 위하여 본 발명은, 웨이퍼에 열을 공급하기 위한 히터 블록과, 상기 히터 블록으로 RF 전원을 공급하는 RF 전원과, 상기 히터블록의 양측에서 웨이퍼를 안착시킬 수 있도록 히터블록보다 높게 구성된 세라믹(Ceramic) 재질의 히터 테이블과, 상기 히터 테이블 위에 안착된 웨이퍼와, 상기 웨이퍼를 히터 테이블로 밀어서 웨이퍼를 고정시키는 클램프 장치를 구비하는 것을 특징으로 하는 반도체 제조공정의 스퍼터링 에칭 설비를 제공한다 따라서, 웨이퍼 이면에서 발생되는 아크전류를 차단하여 스퍼터링 에칭 공정에서 웨이퍼의 이면에 손상(damage)이 가해져서 후속공정에서 웨이퍼가 깨지는 문제점을 해결할 수 있다.
-
公开(公告)号：KR1019980050502A
公开(公告)日：1998-09-15
申请号：KR1019960069327
申请日：1996-12-20
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 배선층 형성 방법을 개시한다. 이는 제 1 배선층이 형성된 반도체 기판 상에 층간 절연층을 형성하는 단계; 상기 제 1 배선층의 소정 부분이 노출되도록 상기 층간 절연층을 패터닝하여 비아 콘택(Via Contact)을 형성하는 단계; 상기 층간 절연층이 형성된 반도체 기판에 전열처리(Pre-heating)함으로써 상기 제 1 배선층의 구성 물질이 돌출된 형태의 물질층을 형성하는 단계; 상기 물질층의 일부를 식각함으로써 남아있는 물질층이 상기 비아 콘택을 메우는 형태의 플러그를 형성하는 단계; 및 상기 플러그가 형성된 반도체 기판 상에 제 2 배선층을 형성하는 단계로 이루어진다. 즉, 열처리 기술을 이용하여 비아 콘택을 메움으로써 별도의 증착 물질이 필요없고 공정 시간이 단축되므로 제품 경쟁력을 향상시킬 수 있다는 장점이 있다.
-
-
Patent Agency Ranking16.发明公开
公开(公告)号：KR1020040087192A
公开(公告)日：2004-10-13
申请号：KR1020030021463
申请日：2003-04-04
Applicant: 삼성전자주식회사
Inventor： 손정훈
IPC: H01L21/28
Abstract: PURPOSE: A method for forming a via contact structure by a chemical reaction cleaning process and a high pressure plasma argon sputtering etch process is provided to form a conformal diffusion barrier layer while removing a native oxide layer formed in the bottom of a via hole and to bury copper without a void inside the via hole. CONSTITUTION: A lower insulation layer(200) is formed on a semiconductor substrate(100). A lower interconnection(300) is formed on the semiconductor substrate having the lower insulation layer. An interlayer dielectric(400) is formed on the substrate having the lower interconnection. The interlayer dielectric is patterned to form a spare via hole exposing a predetermined region of the lower interconnection. The native oxide layer formed on the lower interconnection exposed by the spare via hole is eliminated by a chemical reaction cleaning process. The upper sidewall of the spare via hole is physically etched to form a slanting opening by a high pressure plasma argon sputtering etch process.
Abstract translation: 目的：提供通过化学反应清洗工艺和高压等离子体氩溅射蚀刻工艺形成通孔接触结构的方法，以形成保形扩散阻挡层，同时除去形成在通孔底部的自然氧化物层，并且 在通孔内埋没铜而无空隙。 构成：在半导体衬底（100）上形成下绝缘层（200）。 在具有下绝缘层的半导体衬底上形成下互连（300）。 在具有较低互连的基板上形成层间电介质（400）。 图案化层间电介质以形成暴露下互连的预定区域的备用通孔。 由通过备用通孔露出的下部互连形成的自然氧化物层通过化学反应清洗工艺消除。 物理蚀刻备用通孔的上侧壁，以通过高压等离子体氩溅射蚀刻工艺形成倾斜开口。
-
公开(公告)号：KR1020000021669A
公开(公告)日：2000-04-25
申请号：KR1019980040895
申请日：1998-09-30
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent a via resistance from increasing due to reacting of tungsten deposited gas and titanium at a via process using a tungsten plug and a titanium/titanium nitride metallic barrier layer. CONSTITUTION: A method for manufacturing a semiconductor device includes a first and a second steps. The semiconductor device includes a tungsten plug formed in a via(106) connecting a lower metal line(100) with an upper metal line. The first step is to form a metallic barrier layer(114) by sequentially depositing a titanium layer(110) and a titanium nitride layer(112) on a semiconductor substrate on which the via formed. The second step is to form a tungsten layer(116) on the metallic barrier layer. The method for manufacturing a semiconductor device includes a step to form a TiAlx layer(118) by depositing an aluminum layer(108) after or before depositing the titanium layer.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以防止由于钨沉积气体和钛在使用钨丝塞和钛/氮化钛金属阻挡层的通孔过程中的反应而导致通孔电阻增加。 构成：半导体器件的制造方法包括第一和第二步骤。 半导体器件包括形成在连接下金属线（100）和上金属线的通孔（106）中的钨插塞。 第一步是通过在其上形成有通孔的半导体衬底上依次沉积钛层（110）和氮化钛层（112）来形成金属阻挡层（114）。 第二步是在金属阻挡层上形成钨层（116）。 制造半导体器件的方法包括通过在沉积钛层之后沉积铝层（108）以形成TiAlx层（118）的步骤。
-
公开(公告)号：KR1020030017731A
公开(公告)日：2003-03-04
申请号：KR1020010050718
申请日：2001-08-22
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for forming wires of a semiconductor device is provided to improve a yield of a semiconductor by forming a blocking layer in a process for forming an electric wire. CONSTITUTION: The first insulating layer(22) including the first conductive pattern(24) is formed on a semiconductor substrate(20). A blocking layer(26a) is formed on an upper portion of the first insulating layer(22). The second insulating layer(28a) is formed on an upper portion of the blocking layer(26a). A contact hole is formed by etching continuously predetermined parts of the first insulating layer(22) and the blocking layer(28a). A metal barrier layer(30) is formed on the inside of the contact hole and the second insulating layer(28a). A metal layer(32) is formed by depositing a conductive material on the contact hole.
Abstract translation: 目的：提供一种用于形成半导体器件的导线的方法，以在形成电线的工艺中形成阻挡层来提高半导体的产量。 构成：包括第一导电图案（24）的第一绝缘层（22）形成在半导体衬底（20）上。 在第一绝缘层（22）的上部形成阻挡层（26a）。 第二绝缘层（28a）形成在阻挡层（26a）的上部。 通过连续蚀刻第一绝缘层（22）和阻挡层（28a）的预定部分形成接触孔。 在接触孔的内侧和第二绝缘层（28a）上形成金属阻挡层（30）。 通过在导电孔上沉积导电材料形成金属层（32）。
-
公开(公告)号：KR1020010003953A
公开(公告)日：2001-01-15
申请号：KR1019990024507
申请日：1999-06-26
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for manufacturing a via of a semiconductor device is provided to embody stable contact resistance even when a step coverage of a barrier metal layer is not good, by forming the barrier metal layer of titanium nitride after eliminating a remaining ohmic layer. CONSTITUTION: A metal wiring is formed on a semiconductor substrate. A capping layer(105) and an insulating layer(106) are sequentially formed on the metal wiring. The insulating layer and the capping layer are etched to form a via hole exposing the metal wiring. An ohmic layer is formed on the resultant structure having the via hole. A thermal process is performed to form a reaction layer with the ohmic layer and the metal wiring on a bottom of the via hole. The ohmic layer is removed. A barrier metal layer(114) is formed on the resultant structure. A metal plug is formed in the via hole.
Abstract translation: 目的：通过在消除剩余的欧姆层之后形成氮化钛的阻挡金属层，提供了一种用于制造半导体器件的通孔的方法，即使当阻挡金属层的阶梯覆盖不好时也能够实现稳定的接触电阻。 构成：在半导体基板上形成金属配线。 在金属布线上依次形成覆盖层（105）和绝缘层（106）。 蚀刻绝缘层和覆盖层以形成暴露金属布线的通孔。 在具有通孔的所得结构上形成欧姆层。 进行热处理以与通孔的底部上的欧姆层和金属布线形成反应层。 欧姆层被去除。 在所得结构上形成阻挡金属层（114）。 在通孔中形成金属塞。
-
公开(公告)号：KR100234398B1
公开(公告)日：1999-12-15
申请号：KR1019960069327
申请日：1996-12-20
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 배선층 형성 방법을 개시한다. 이는 제 1 배선층이 형성된 반도체 기판 상에 층간 절연층을 형성하는 단계; 상기 제 1 배선층의 소정 부분이 노출되도록 상기 층간 절연층을 패터닝하여 비아 콘택(Via Contact)을 형성하는 단계; 상기 층간 절연층이 형성된 반도체 기판에 전열처리(Pre-heating)함으로써 상기 제 1 배선층의 구성 물질이 돌출된 형태의 물질층을 형성하는 단계; 상기 물질층의 일부를 식각함으로써 남아있는 물질층이 상기 비아 콘택을 메우는 형태의 플러그를 형성하는 단계; 및 상기 플러그가 형성된 반도체 기판 상에 제 2 배선층을 형성하는 단계로 이루어진다. 즉, 열처리 기술을 이용하여 비아 콘택을 메움으로써 별도의 증착 물질이 필요없고 공정 시간이 단축되므로 제품 경쟁력을 향상시킬 수 있다는 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.02 seconds)
