公开(公告)号：KR1020080011861A

公开(公告)日：2008-02-11

申请号：KR1020060072508

申请日：2006-08-01

Applicant: 삼성전자주식회사

Inventor： 박경민 ,  정관욱

IPC: G02F1/136

CPC classification number: G02F1/1368 ,  H01L27/1214 ,  H01L29/78696

Abstract: A method for manufacturing a display substrate is provided to control the length of a lowly doped region of a polycrystalline silicon thin film transistor according to circuit characteristic, thereby improving the circuit characteristic and minimizing circuit area. A first channel portion(111) formed in a display area. A first gate electrode(121) is formed on the first channel portion. A first doping region is formed in the first channel portion through a doping process using the first gate electrode as a mask. A first photo-pattern is formed, wherein the first photo-pattern covers the gate electrode and extends from an end of the first gate electrode by a first length. First highly doped regions(111c) and first lowly doped regions(111b) are formed in the first doping region through a doping process using the photo-pattern as a mask. A first source electrode(131) and a first drain electrode(132) respectively contacted with the first highly doped regions are formed. A pixel electrode electrically connected to the first drain electrode is formed.

Abstract translation: 提供一种用于制造显示基板的方法，以根据电路特性来控制多晶硅薄膜晶体管的低掺杂区域的长度，由此提高电路特性并使电路面积最小化。 形成在显示区域中的第一通道部分（111）。 第一栅极电极（121）形成在第一沟道部分上。 通过使用第一栅电极作为掩模的掺杂工艺，在第一沟道部分中形成第一掺杂区。 形成第一光图案，其中第一光图案覆盖栅电极并且从第一栅电极的端部延伸第一长度。 通过使用光图案作为掩模的掺杂工艺，在第一掺杂区域中形成第一高度掺杂区域（111c）和第一低掺杂区域（111b）。 形成分别与第一高掺杂区域接触的第一源电极（131）和第一漏电极（132）。 形成与第一漏电极电连接的像素电极。

公开(公告)号：KR1020060018138A

公开(公告)日：2006-02-28

申请号：KR1020040066491

申请日：2004-08-23

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

CPC classification number: H01L27/1214 ,  G02F1/1368 ,  H01L27/127

Abstract: 본 발명은, 절연성 기판 상의 화소영역과 구동회로영역에 형성된 다수의 박막 트랜지스터를 갖는 액정 표시 장치용 박막 트랜지스터 기판에 있어서, 상기 박막 트랜지스터는 상기 절연성 기판 상에 형성되며, 채널 영역과, 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역과, 상기 채널 영역과 상기 소스 영역의 사이 및 상기 채널 영역과 상기 드레인 영역의 사이에 각각 형성된 저농도 도핑 영역을 갖는 다결정 규소층과; 상기 다결정 규소층 상에서 상기 채널 영역 및 상기 저농도 도핑 영역의 적어도 일부를 덮는 게이트 절연막과; 상기 채널 영역 상의 상기 게이트 절연막 위에 형성된 게이트 전극과; 상기 게이트 전극의 측벽과 상기 저농도 도핑 영역 상의 상기 게이트 절연막 위에 형성되며, 상기 저농도 도핑 영역의 적어도 일부에 오버랩된 층간막과; 상기 저농도 도핑 영역 상에서 상기 층간막에 접하도록 형성된 사이드 스페이서를 포함하며, 상기 화소영역에 형성된 화소 스위치용 N형 박막 트랜지스터의 저농도 도핑 영역의 길이가 상기 구동회로영역에 형성된 구동 회로용 CMOS형 박막 트랜지스터의 저농도 도핑 영역의 길이보다 긴 것을 특징으로 한다. 이에 의하여, 이온 주입 공정에서의 열발생이 최소화되며, 사용되는 용도에 따라 각각 적절한 특성을 갖는 각각의 박막 트랜지스터가 형성된 박막 트랜지스터 기판을 제공할 수 있게 된다.

公开(公告)号：KR1020050055146A

公开(公告)日：2005-06-13

申请号：KR1020030088082

申请日：2003-12-05

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

Abstract: 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 차단막, 차단막 위에 형성되어 있으며 소스 영역, 채널 영역 및 드레인 영역을 가지는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 드레인 영역과 전기적으로 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 차단막은 PSG막을 가진다.

公开(公告)号：KR1020050035697A

公开(公告)日：2005-04-19

申请号：KR1020030071422

申请日：2003-10-14

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 제1 도전형 불순물이 고농도로 도핑되어 있는 소스 영역 및 드레인 영역, 소스 영역과 드레인 영역 사이에 위치하며 제2 도전형 불순물이 고농도로 도핑되어 있는 표면 도핑층 및 불순물이 도핑되지 않은 채널 영역을 가지는 반도체층, 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 제1 및 제2 접촉구를 가지는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선, 층간 절연막 위에 형성되며 제2 접촉구를 통해 드레인 영역과 연결되는 드� �인 전극, 데이터선 및 드레인 전극 위에 형성되며 드레인 전극을 노출하는 제3 접촉구를 가지는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함한다.

公开(公告)号：KR1020040071521A

公开(公告)日：2004-08-12

申请号：KR1020030007538

申请日：2003-02-06

Applicant: 삼성전자주식회사

Inventor： 최필모 ,  이청 ,  정의진 ,  김덕회 ,  정관욱

IPC: G02F1/1343

Abstract: PURPOSE: An LCD(Liquid Crystal Display) with a wide viewing angle and a method for manufacturing the LCD are provided to improve the viewing angle and reduce the number of manufacturing processes. CONSTITUTION: An LCD with a wide viewing angle includes the first and second substrates(100,200), and a liquid crystal layer(300). The first substrate includes a channel layer(110), the first signal line(120), a common electrode(130), the second signal line(140), and a pixel electrode(150). The first signal line is insulated from the channel layer and supplies a gate voltage for turning on the channel layer. The common electrode is formed on the same layer on which the first signal line is formed and provided with a reference voltage. The second signal line supplies a data voltage and is connected to the channel layer. The pixel electrode is arranged on the same layer on which the second signal is disposed and forms a horizontal electric field together with the common electrode. The pixel electrode is connected to the channel layer. The second substrate face the first substrate. The liquid crystal layer is interposed between the first and second substrates.

Abstract translation: 目的：提供宽视角的LCD（液晶显示器）和LCD的制造方法，以改善视角并减少制造工艺的数量。 构成：具有宽视角的LCD包括第一和第二基板（100,200）和液晶层（300）。 第一衬底包括沟道层（110），第一信号线（120），公共电极（130），第二信号线（140）和像素电极（150）。 第一个信号线与沟道层绝缘，并提供用于导通沟道层的栅极电压。 公共电极形成在形成有第一信号线的同一层上，并具有参考电压。 第二信号线提供数据电压并连接到通道层。 像素电极配置在与其配置有第二信号的同一层上，与公共电极一起形成水平电场。 像素电极连接到沟道层。 第二衬底面向第一衬底。 液晶层介于第一和第二基板之间。

公开(公告)号：KR1020040009594A

公开(公告)日：2004-01-31

申请号：KR1020020043596

申请日：2002-07-24

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: PURPOSE: A method for fabricating a polysilicon TFT is provided to minimize the manufacturing cost by forming easily a spacer on a sidewall of a gate electrode. CONSTITUTION: A semiconductor layer(150) is formed on an insulating substrate(110). A gate insulating layer(140) is formed on the semiconductor layer(150). A conductive material is laminated thereon. An etch mask is formed on the conductive material. A gate line including a gate electrode is formed by etching the conductive material. A low-density doping region is formed by implanting impurities of low density. A spacer is formed on a sidewall of the gate line. A source region(153) and a drain region(155) are formed by implanting impurities of high density. The first interlayer dielectric(810) is formed thereon. A plurality of contact holes(813,815) are formed by etching the gate insulating layer or the first interlayer dielectric(810). A data line including a source electrode(173) and a drain electrode(175) is connected to the source region(153) and the drain region(155).

Abstract translation: 目的：提供一种用于制造多晶硅TFT的方法，通过在栅电极的侧壁上容易地形成间隔物来最小化制造成本。 构成：半导体层（150）形成在绝缘基板（110）上。 在半导体层（150）上形成栅极绝缘层（140）。 导电材料层叠在其上。 在导电材料上形成蚀刻掩模。 通过蚀刻导电材料形成包括栅电极的栅极线。 通过注入低密度的杂质形成低密度掺杂区域。 在栅极线的侧壁上形成间隔物。 通过注入高密度的杂​​质形成源极区（153）和漏极区（155）。 在其上形成第一层间电介质（810）。 通过蚀刻栅极绝缘层或第一层间电介质（810）形成多个接触孔（813,815）。 包括源电极（173）和漏电极（175）的数据线连接到源极区域（153）和漏极区域（155）。

公开(公告)号：KR1020030089268A

公开(公告)日：2003-11-21

申请号：KR1020020027414

申请日：2002-05-17

Applicant: 삼성전자주식회사

Inventor： 양성훈 ,  홍완식 ,  정관욱

IPC: H01L21/205

CPC classification number: G02F1/136227 ,  C23C16/30 ,  G02F2001/136222 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1288 ,  H01L27/3244 ,  H01L29/458 ,  H01L29/4908 ,  H01L51/56

Abstract: PURPOSE: A method for depositing a low dielectric insulating layer, a TFT(Thin Film Transistor) using the same, and a manufacturing method thereof are provided to be capable of considerably improving deposition speed and reducing process time by using the insulating layer as a protection layer. CONSTITUTION: An a-SiCOH thin film is deposited at the upper portion of a substrate in a deposition chamber. At this time, the a-SiCOH thin film deposition process is carried out by adding mixed reaction gas containing base source, SiH4, and oxidizing agent. Preferably, the substrate is one selected from a group consisting of a liquid crystal display device, a light emitting diode display device, and an organic light emitting diode display device. Preferably, the a-SiCOH thin film is used as an insulating layer of the liquid crystal display device.

Abstract translation: 目的：提供一种沉积低介电绝缘层的方法，使用其的TFT（薄膜晶体管）及其制造方法，其能够通过使用绝缘层作为保护来显着提高沉积速度并缩短处理时间 层。 构成：a-SiCOH薄膜沉积在沉积室中的衬底的上部。 此时，通过加入含有碱源SiH4和氧化剂的混合反应气体来进行a-SiCOH薄膜沉积工艺。 优选地，基板是从由液晶显示装置，发光二极管显示装置和有机发光二极管显示装置构成的组中选择的。 优选地，将a-SiCOH薄膜用作液晶显示装置的绝缘层。

公开(公告)号：KR101054340B1

公开(公告)日：2011-08-04

申请号：KR1020030100066

申请日：2003-12-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

Abstract: 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제1 반도체층, 제1 반도체층의 소스 영역 및 드레인 영역의 일부와 중첩하며 절연 기판 위에 형성되어 있는 제2 반도체층, 제1 및 제2 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되어 있으며, 제1 층간 절연막 및 게이트 절연막을 관통하고 있는 제1 접촉구 및 제2 접촉구를 통하여 제2 반도체층과 각각 연결되어 있는 소스 전극 및 드레인 전극을 포함하고, 제1 반도체층은 소정 농도의 게르마늄을 함유하는 다결정 규소로 형성되어 있는 박막 트랜지스터 표시판.
Si-Ge, 누설전류, 반도체층, dark leakage

公开(公告)号：KR101018757B1

公开(公告)日：2011-03-04

申请号：KR1020030064815

申请日：2003-09-18

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 결정화한 후 패터닝하여 다결정 규소 패턴을 형성하는 단계, 다결정 규소 패턴을 덮도록 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 다결정 규소 패턴과 일부분이 중첩하는 게이트선을 형성하는 단계, 게이트선을 마스크로 다결정 규소 패턴의 소정 영역에 도전형 불순물을 고농도로 도핑하여 도핑 영역을 형성하는 단계, 기판을 열처리하여 도핑 영역의 불순물을 활성화하여 소스, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 가지는 반도체층을 형성하는 단계, 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 게이트선은 스퍼터링 방법으로 형성하며 150도 미만의 온도에서 진행하는 것이 바람직하다.
박막트랜지스터, RTA, 힐록

公开(公告)号：KR100926309B1

公开(公告)日：2009-11-12

申请号：KR1020020078015

申请日：2002-12-09

Applicant: 삼성전자주식회사

Inventor： 최필모 ,  이청 ,  김덕회 ,  정관욱

IPC: G02F1/136

Abstract: 제조 공정을 감소시킨 액정표시장치 및 이의 제조 방법이 개시되어 있다. 투명기판에 채널층을 형성하고, 채널층의 상부에 채널층을 도체 또는 부도체로 만드는 제 1 전극 및 제 1 전극에 연결된 제 1 신호선을 형성한 후 제 1 전극 및 제 1 신호선을 절연시키고, 채널층에 제 2 전극이 콘택 된 제 2 신호선, 채널층에 제 3 전극이 콘택 된 제 3 신호선을 형성한다. 제 2 전극 및 제 2 신호선, 제 3 전극 및 제 3 신호선의 상면에는 투명한 화소 전극 물질이 도포되고, 화소 전극 물질은 제 2 전극 및 제 2 신호선을 덮도록 패터닝되고, 제 3 전극 및 제 3 신호선을 덮도록 패터닝된다. 이로써, 화소 전극과 제 3 신호선 사이에 별도의 절연막이 형성되지 않음으로써 박막 트랜지스터를 제조하는데 필요한 제조 공정수를 감소시킬 수 있다.
액정표시장치, 박막 트랜지스터