-
公开(公告)号：KR1019950004527A
公开(公告)日：1995-02-18
申请号：KR1019930013091
申请日：1993-07-12
Applicant: 삼성전자주식회사
IPC: H01L27/10
Abstract: 본 발명은 리드동작시의 속도를 개선하기 위한 반도체 메모리 장치의 센스 증폭기를 공개한다. 그 회로는 데이타 라인에 연결된 소오스 전극을 가진 제1PMOS트랜지스터, 반전 데이타 라인에 연결된 소오스 전극과 상기 제1PMOS트랜지스터의 게이트 전극에 연결된 드레인 전극과 상기 제1PMOS트랜지스터의 드레인 전극에 연결된 게이트 전극을 가진 제2PMOS트랜지스터, 상기 제1PMOS트랜지스터의 드레인 전극과 상기 제2PMOS트랜지스터의 드레인 전극사이에 연결된 제 1 전류 제한수단, 상기 제1PMOS트랜지스터의 드레인 전극과 접지전압사이에 연결된 제 2 전류 제한수단, 상기 제2PMOS트랜지스터의 드레인 전극과 접지전압사이에 연결된 제 3 전류 제한수단, 전원전압과 상기 제1PMOS틀랜지스터의 소오스 전극사이에 연결된 제 1 정전류원, 전원전압과 상기 제2PMOS트랜지스터의 소오스 전극사이에 연결된 제 2 정전류원을 구비하여 구성되어 있다. 따라서, 데이타 라인의 부하가 큰 경우에 데이타의 센싱 동작속도를 개선할 수 있다.
-
公开(公告)号：KR1019940010502A
公开(公告)日：1994-05-26
申请号：KR1019920018436
申请日：1992-10-08
Applicant: 삼성전자주식회사
IPC: H03K3/00
Abstract: 본 발명은 반도체 메모리 장치에서 특히 온도 의존성을 가지는 내부전원전압 발생회로를 실현하기 위한 것으로, 칩의 초기불량을 검출하는 번-인 모드를 가지는 반도체 메모리 장치의 내부전원전압 발생회로에 있어서, 모오스 트랜지스터의 드레쉬 홀드 전압을 이용한 온도보상동작을 수행하는 적어도 4개의 직렬 연결된 전압강하소자를 가지는 번-인용 레벨 시프터를 구비하는 내부전원전압 발생회로를 실현하므로서, 안정한 내부전원전압을 공급하고 특히 칩의 액티브 동작시 번-인 모드로의 동작변환이 방지되고, 또한 번-인 트리거전압이 온도에 따라 변하는 특성을 가지므로서 동작영역의 폭이 넓어지는 내부전원전압 발생회로를 제공하여 동작 특성을 향상시킬 뿐만 아니라 결과적으로 칩의 신뢰성을 향상시키는데 기여한다.
-
公开(公告)号：KR100228525B1
公开(公告)日：1999-11-01
申请号：KR1019960044855
申请日：1996-10-09
Applicant: 삼성전자주식회사
Inventor： 정철민
IPC: G11C7/00
Abstract: 고집적 구조의 메모리에서 개선된 비트라인 센싱방법을 제공하기 위해 개시된 방법은, 데이타를 저장하는 메모리셀과 동일한 구조를 가지는 더미셀을 다수의 메모리셀마다 배치하되, 상기 더미셀의 워드라인에는 전원전압이 제공되게 하고 상기 더미셀내의 구동 트랜지스터들의 공통접지단이 스위칭부를 통해 연결되게 하여, 센스앰프가 센싱동작을 수행하기 직전에 선택된 메모리셀의 전류에 의해 나타나는 비트라인 쌍간의 전압 차를 증폭하기 위하여 상기 스위칭부에 스위칭신호를 인가하여 상기 더미셀을 구동하는 것을 특징으로 한다.
-
公开(公告)号：KR100164794B1
公开(公告)日：1999-02-01
申请号：KR1019950053521
申请日：1995-12-21
Applicant: 삼성전자주식회사
IPC: G11C11/409
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야:
라이트 동작후에 리이드 동작을 하기 위한 라이트 리커버리 동작을 개선하기 위한 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
라이트 리커버리 동작후에 발생하는 플립을 제거하여 동작속도를 개선하기 위한 라이트 리커버리 동작을 하기 위한 장치를 제공함에 있다.
3. 발명의 해결방법의 요지:
한쌍의 색션 데이타 라인에 연결된 프리차아지 및 셀어레이부와, 상기 한쌍의 색션 데이타 라인에 연결되고 제1, 2인에이블 신호에 응답하여 상기 셀 어레이부에 라이트 동작을 수행하기 위한 라이트 드라이버 수단과, 일측은 상기 한쌍의 색션 데이타 라인에 연결되고 타측은 한쌍의 메인데이타 라인에 연결되고 제3인에이블 신호에 응답하여 상기 셀 어레이부의 리이드 동작을 수행하기 위한 제1센스 앰프 수단과, 일측은 상기 한쌍의 메인데이타 라인과 연결되고 제4인에이블 신호에 응답하여 상기 제1센스 앰프 수단의 출력신호를 재차 증폭하여 출력버퍼로 증폭된 데이타를 출력하기 위한 제2센스 앰프 수단을 포함하는 반도체 집적회로의 라이트 리커버리의 동작속도를 개선하기 위한 장치에 있어서, 상기 한쌍의 메인데이타 라인과 연결되며 소정� � 입력신호가 수신되고 인에이블 신호에 응답하여 상기 메인데이타 라인을 라이트 데이타와의 반대 극성으로 프리차아지하기 위한 더미 수단을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도:
동작속도가 개선된 라이트 리커버리 동작을 하기 위한 장치에 적합하다.-
公开(公告)号：KR1019970010284B1
公开(公告)日：1997-06-23
申请号：KR1019930028363
申请日：1993-12-18
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G05F1/465
Abstract: When the voltage level of internal source voltage int.Vcc and SREF is similar with that of external source voltage ext.Vcc, difference amplifier(32,34,40,42,50) becomes unsensitive, so whole operating is fallen down. To prevent from this operator, NMOS transistor(40,42) compares the voltage of connecting node(46,58) in the middle level of external source voltage ext.Vcc respectively by using LDS(Level Down Shifter). Therefore, the internal source voltage int.Vcc in DC state prevent from the kick-uping of int.Vcc with level of ext.Vcc.
Abstract translation: 当内部源电压int.Vcc和SREF的电压电平与外部电源电压ext.Vcc的电压电平相似时，差分放大器（32,34,40,42,50）变得不敏感，因此整个操作都会下降。 为了防止这个操作者，NMOS晶体管（40,42）通过使用LDS（Level Down Shifter）分别比较外部电源电压ext.Vcc的中间电平的连接节点（46,58）的电压。 因此，直流状态下的内部源电压int.Vcc可防止int.Vcc与ext.Vcc电平的升高。
-
Patent Agency Ranking
-
-
-
公开(公告)号：KR1019950004560B1
公开(公告)日：1995-05-02
申请号：KR1019920013819
申请日：1992-07-31
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: The equalizer has at least one current source connected to a power source node and controlled by voltage on the data line of the semiconductor memory device, and at least including a current injecting means for injecting current to the data line through the power source node, the voltage on the data line increasing or decreasing in the direction of increasing current flowing via the current injecting means so as to decrease the difference of voltages on the data line to a designated level.
Abstract translation: 均衡器具有连接到电源节点并由半导体存储器件的数据线上的电压控制的至少一个电流源，并且至少包括用于通过电源节点将电流注入数据线的电流注入装置， 数据线上的电压在通过电流注入装置流动的电流增加的方向上增加或减小，以便将数据线上的电压差减小到指定的电平。
-
公开(公告)号：KR1019940002861A
公开(公告)日：1994-02-19
申请号：KR1019920013819
申请日：1992-07-31
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 안정된 센스앰프의 동작 및 그 동작 속도의 향상을 도모한 등화회로가 제공된다. 이 회로는 반도체 메모리 장치의 데이타 출력단의 전압차가 데이타 검출에 필요한 최소수준으로 억제 되었을 때에도 안정되고 고속인 등화회로의 구현을 가능케 한다. 이 전류 주입 방식의 등화 회로는, 소정의 전원전압으로 작용하는 전원노드 또는 소정의 기준 전위를 제공하는 기준 전압노드에 접속되는 하나 또는 다수의 능동소자를 가지며, 상기 능동소자는 상기 반도체 메모리 장치의 데이타 라인 상의 전압에 의해 전류의 흐름이 제어되며, 상기 데이타 라인으로의 전류를 상기 전원노드 또는 기준 전원노드를 통해서 주입시키는 전류 주입 수단을 적어도 구비한다. 또한 상기 데이타 라인 상의 전압은 능동소자를 갖는 상기 전류 주입 수단에서의 흐르는 전류를 감소시키는 방향으로 증가 또는 감소됨으로써 상기 데이타 라인 상의 전압 차이를 소정의 레벨로 감소시키도록 구성되어 있으며, 상기 능동소자들은 상호 접속되어 등전류원으로서 동작한다.
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.021 seconds)
