公开(公告)号：KR100457345B1

公开(公告)日：2005-04-06

申请号：KR1019970062877

申请日：1997-11-25

Applicant: 삼성전자주식회사

Inventor： 정휘택

IPC: H01L27/10

Abstract: 본 발명은 불 휘발성 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 프로그램 동작시 감지 증폭기 내의 트랜지스터들의 열화 현상을 막기 위한 불 휘발성 반도체 메모리 장치에 관한 것으로서, 전기적으로 프로그램 및 소거 동작이 가능한 불 휘발성 반도체 메모리 장치에 있어서, 복수 개의 셀들을 구비하는 메모리 셀 어레이와; 외부로부터 인가되는 감지 인에이블 신호에 응답하여 데이터 라인으로 전달되는 전압을 감지하기 위한 감지 증폭 회로와; 외부로부터 전원전압을 인가 받아 고전압을 발생하는 고전압 발생 회로와; 프로그램 동작시 상기 고전압을 데이터 라인으로 전달하고, 상기 메모리 셀들로 데이터를 기입하기 위한 기입 구동 회로와; 상기 감지 증폭 회로를 통해 감지된 데이터를 출력하는 데이터 출력 버퍼와; 외부로부터 데이터를 입력받아 이를 상기 기입 구동 회로 전달하는 것을 특징으로 하는 데이터 입력 버퍼를 포함하되, 상기 감지 증폭기는 프로그램 동작시 고전압이 인가되는 데이터 라인에 대응되는 트랜지스터들의 게이트와 소오스간의 전압 차를 줄이기 위한 열화 방지 회로를 포함한다.

公开(公告)号：KR100268442B1

公开(公告)日：2000-10-16

申请号：KR1019970081000

申请日：1997-12-31

Applicant: 삼성전자주식회사

Inventor： 정휘택 ,  박종민

IPC: G11C16/06

CPC classification number: G11C16/30 ,  G11C16/10

Abstract: PURPOSE: A program method of non-volatile semiconductor memory device is provided to prevent a program operation loss at a high power supply VCC and perform the program even at a row VCC without the help of a charge pump circuit, by adaptively performing a program corresponding to a level of power supply VCC. CONSTITUTION: A non-volatile semiconductor memory device includes a memory cell array(100) having a plurality of memory cells, an address buffer(20), a row decoder(30), a column decoder(130), a power supply detection part(150), a selection control part(160), a selection part(170), data input/output buffers, write drive parts W/Ds and a Y pass gate part(140). A level detection signal of VCC is generated by the comparison between an external VCC and a reference voltage. A selection control signal is generated according to the level detection signal. Selection signals are produced according to the selection control signal. A program is executed at the selected bitline by applying the selection signals to the write driving part.

Abstract translation: 目的：提供一种非易失性半导体存储器件的编程方法，以防止高电源VCC处的编程操作损耗，甚至在没有电荷泵电路的帮助下也在行VCC执行程序，通过自适应地执行相应的程序 达到电源VCC的电平。 构成：非易失性半导体存储器件包括具有多个存储单元的存储单元阵列（100），地址缓冲器（20），行解码器（30），列解码器（130），电源检测部 （150），选择控制部分（160），选择部分（170），数据输入/输出缓冲器，写入驱动部分W / Ds和Y通过门部分（140）。 VCC的电平检测信号通过外部VCC与参考电压的比较来产生。 根据电平检测信号产生选择控制信号。 根据选择控制信号产生选择信号。 通过将选择信号施加到写入驱动部分，在选择的位线处执行程序。

公开(公告)号：KR1020000050309A

公开(公告)日：2000-08-05

申请号：KR1019990000065

申请日：1999-01-05

Applicant: 삼성전자주식회사

Inventor： 정휘택

IPC: G11C16/06

CPC classification number: G11C16/08 ,  G11C16/12

Abstract: PURPOSE: A flash memory device having improved program and reading operation speed is provided to improve a program and a reading operation speed by reducing a parasitic capacitance generated between a high voltage generator and a line decoder. CONSTITUTION: A line decoder(400) includes a plurality of odd line decoders and a plurality of even line decoders connected each selector of a memory cell array. A high voltage generator(800) has a program voltage generator(810), a switch(820) and a reading voltage generator(830). The program voltage generator(810) generates a program voltage(Vpp1) for programming memory cells of a memory cell array during a program operation. The reading voltage generator(830) generates a reading voltage(Vpp2) for reading data stored in memory cells of the memory cell array during a reading operation. The switch(820) transmits the program voltage(Vpp1) from the program voltage generator(810) to a word line driving circuit(900) during the program operation and prevents that the reading voltage(Vpp2) from the reading voltage generator(830) is short with the program voltage(Vpp1) from the program voltage generator(810) during the reading operation. The word line driving circuit (900) has a plurality of word line drivers connected to each line decoders.

Abstract translation: 目的：提供具有改进的编程和读取操作速度的闪速存储器件，以通过减少在高压发生器和线路解码器之间产生的寄生电容来改善程序和读取操作速度。 构成：行解码器（400）包括多个奇数行解码器和连接存储单元阵列的每个选择器的多个偶数行解码器。 高压发生器（800）具有编程电压发生器（810），开关（820）和读取电压发生器（830）。 程序电压发生器（810）在编程操作期间产生用于对存储单元阵列的存储单元进行编程的编程电压（Vpp1）。 读取电压发生器（830）在读取操作期间产生用于读取存储在存储单元阵列的存储单元中的数据的读取电压（Vpp2）。 开关（820）在编程操作期间将编程电压（Vpp1）从编程电压发生器（810）发送到字线驱动电路（900），并且防止来自读取电压发生器（830）的读取电压（Vpp2） 在读取操作期间具有来自编程电压发生器（810）的编程电压（Vpp1）短。 字线驱动电路（900）具有连接到每行线解码器的多个字线驱动器。

公开(公告)号：KR100154742B1

公开(公告)日：1998-12-01

申请号：KR1019950030756

申请日：1995-09-19

Applicant: 삼성전자주식회사

Inventor： 정휘택 ,  황상기

IPC: G11C11/407

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
비트라인의 방전상태에서 차아지되는데 걸리는 시간을 단축시킬 수 있는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지 :
데이터를 독출할 수 있는 복수개의 메모리 트랜지스터와 상기 메모리 트랜지스터를 선택하기 위한 스트링 선택 트랜지스터로 구성된 메모리 셀 어레이와 접속된 비트라인과 전원전압사이에 접속되어 외부의 기준전압에 응답하여 상기 비트라인을 프리차아지시키기 위한 제1트랜지스터와, 상기 메모리 셀 어레이의 온셀전류의 약 절반값을 갖는 더미 셀 어레이와 접속된 더미라인과 전원전압사이에 접속되어 상기 더미라인을 프리차아지시키기 위한 제2트랜지스터를 구비한다.
4. 발명의 중요한 용도 :
고속동작을 요구하는 반도체 메모리 장치에 적합하게 사용된다.

公开(公告)号：KR1019980026508A

公开(公告)日：1998-07-15

申请号：KR1019960044947

申请日：1996-10-09

Applicant: 삼성전자주식회사

Inventor： 정휘택 ,  서강덕

IPC: G11C5/14

Abstract: 본 발명은 바디 효과에 따른 문턱 전압의 상승을 방지함으로서 저 전원 전압에서도 고전압을 발생할 수 있는 반도체 메모리 장치의 고전압 발생 회로에 관한 것이다. 이러한 회로에 의하면, 교대로 형성된 복수개의 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터들 각각의 게이트-소오스가 상호 연결된 접속점에 챠지된 전압을 전압이 순차적으로 범프되는 방향으로 인접한 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터 각각의 벌크에 인가되도록 하였다. 펌핑 동작이 진행됨에 따라 각 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터 각각의 게이트-소오스가 상호 연결된 접속점에 대응되는 벌크의 전압이 상기 각 접속점에 해당되는 전압으로 가변된다. 이로서, 상기 각 MOS 트랜지스터 각각의 소오스와 벌크 사이에 생긴 전압차에 의한 문턱 전압의 상승을 방지할 수 있다. 또한, 각각의 소오스와 벌크간의 전압차를 줄임으로서 상기 각 MOS 트랜지스터의 문턱 전압값은 작아지게 되며, 이로서 저 전원 전압에서도 고전압을 발생시킬 수 있게 된다.

公开(公告)号：KR1019980011495A

公开(公告)日：1998-04-30

申请号：KR1019960027385

申请日：1996-07-06

Applicant: 삼성전자주식회사

Inventor： 정휘택 ,  이승근

IPC: G11C16/06

公开(公告)号：KR1019970003201A

公开(公告)日：1997-01-28

申请号：KR1019950018967

申请日：1995-06-30

Applicant: 삼성전자주식회사

Inventor： 정휘택 ,  황상기

IPC: G11C7/06

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
센스 앰프의 소비전력에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
소비전력을 줄일 수 있는 센스 앰프를 제공한다.
3. 발명의 해결방법의 요지
더미 데이타와 메인 데이타로부터 입력되는 두신호를 증폭하는 제1센스앰프와, 상기 제1센스 앰프의 출력을 입력으로 하여 증폭하는 제2센스 앰프와, 상기 제2센스 앰프의 출력단에 접속되어 상기 제2센스 앰프로부터의 전류경로를 차단하는제1인버터와, 상기 제1인버어터의 출력단에 접속된 반전된 출력을 내보내는 제2인버어터와, 상기 제2인버어터로부터 발생되는 출력을 일시적으로 저장하기 위한 어드레스 래치를 구비한다.
4. 발명의 중요한 용도
저전력 소비를 위한 센스 앰프에 적합하게 사용된다.

公开(公告)号：KR1020170092865A

公开(公告)日：2017-08-14

申请号：KR1020160014080

申请日：2016-02-04

Applicant: 삼성전자주식회사

Inventor： 김진봉 ,  최윤경 ,  김민성 ,  김응만 ,  김도경 ,  이영주 ,  정휘택

IPC: G06F3/041 ,  G06F3/044 ,  G09G3/20

CPC classification number: G06F3/0416 ,  G06F3/0412 ,  G06F3/044 ,  G06F2203/04107

Abstract: 터치감지장치, 터치감지방법, 터치감지시스템및 이를적용하는디스플레이시스템에관하여개시한다. 터치감지장치는터치패널에배치되는복수의터치센서들및, 상기복수의터치센서들의센싱신호를열 단위또는행 단위별로단일의배선을통하여터치컨트롤러로전달하는스위칭유닛을포함한다.

Abstract translation: 公开了一种触摸感测装置，触摸感测方法，触摸感测系统以及使用该触摸感测装置的显示系统。 触摸感测装置包括设置在触摸面板上的多个触摸传感器以及用于针对每个列或行单元通过单线将多个触摸传感器的感测信号发送到触摸控制器的切换单元。

公开(公告)号：KR1020170088117A

公开(公告)日：2017-08-01

申请号：KR1020160008039

申请日：2016-01-22

Applicant: 삼성전자주식회사

Inventor： 김진봉 ,  최윤경 ,  김민성 ,  변산호 ,  김응만 ,  김차동 ,  정휘택

IPC: G06F3/041

CPC classification number: G06F3/0418 ,  G06F3/0412 ,  G06F3/044 ,  G09G3/2092 ,  G09G2310/0291 ,  G09G2370/08

Abstract: 액티브보호를수행하는터치프로세서, 이를포함하는터치 DDI 칩및 터치프로세서의동작방법이개시된다. 본발명의기술적사상에따른감지셀을포함하는터치패널을구동하는터치프로세서에있어서, 상기터치프로세서는상기터치패널로구동신호를제공하는구동회로및 상기감지셀의주변커패시턴스값을감소하기위해, 상기감지셀에구비되는센싱유닛에연결된스위치를제어하기위한스위치제어신호와함께, 상기구동신호와는서로다른파형을갖는보상신호를생성하는커패시턴스제어부를구비하는것을특징으로한다.

Abstract translation: 公开了一种执行主动保护的触摸处理器，包括其的触摸DDI芯片以及操作该触摸处理器的方法。 触摸处理器包括用于向触摸面板提供驱动信号的驱动电路和用于减小感测单元的外围电容值的驱动电路。 它其特征在于它包括具有控制信号的开关，用于控制连接到在所述检测单元中提供的感测单元的开关，用于产生具有比彼此其它的波形的补偿信号的电容控制部，所述驱动信号。

公开(公告)号：KR1020150114364A

公开(公告)日：2015-10-12

申请号：KR1020140118963

申请日：2014-09-05

Applicant: 삼성전자주식회사

Inventor： 정지성 ,  안해용 ,  김종선 ,  정미혜 ,  정휘택

IPC: G06F3/03

Abstract: 본발명은터치콘트롤러의터치데이터세그먼테이션방법에대하여개시된다. 터치콘트롤러는터치패널의터치신호를수신하여터치데이터를발생하고, 터치데이터의피크노드를중심으로세그먼테이션을수행하여주변노드들에라벨을부여한다. 터치데이터세그먼테이션방법은, 터치데이터의에너지변화를이용하여터치상태인지아닌지를판별하고, 터치데이터의피크노드를선택하고, 피크노드를추적하여피크노드의상태를판별하고, 피크노드를중심으로세그먼테이션을수행한다.

Abstract translation: 本发明公开了一种触摸控制器的触摸数据分割方法。 触摸控制器接收触摸面板的触摸信号以产生触摸数据，对触摸数据的峰值节点进行分割，并将标签分配给外围节点。 触摸数据分割方法：通过使用触摸数据的能量变化来确定触摸面板是否处于触摸状态; 选择触摸数据的峰值节点; 跟踪峰值节点并确定峰值节点的状态; 并执行峰值节点周围的分割。