-
-
12.发明公开칩-투-칩 링크를 통해 공유 메모리로의 억세스를 지원하는 시스템 온칩, 상기 시스템온칩의 동작 방법, 및 상기 시스템온칩을 포함하는 전자 시스템 审中-实审通过芯片到芯片链路提供对共享存储器的访问的SOC，其操作方法和具有该存储器的电子系统
公开(公告)号：KR1020130128208A
公开(公告)日：2013-11-26
申请号：KR1020120052087
申请日：2012-05-16
Applicant: 삼성전자주식회사
CPC classification number: G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20
Abstract: Disclosed are an SoC for providing access to a shared memory via a chip-to-chip link, an operation method of the SoC, and an electronic system having the SoC. An electronic system of the present invention comprises: a memory device; a first semiconductor device including a memory access path for access to a CPU and the memory device; and a second semiconductor device having access to the memory device through the memory access path of the first semiconductor device. When the CPU of the first semiconductor device is inactive, it is possible to respond to the request of a remote semiconductor device while reducing power consumption by allowing the second semiconductor device to access the memory device with the memory access path active without the intervention of the CPU.
Abstract translation: 公开了一种用于通过芯片到芯片链路提供对共享存储器的访问的SoC，SoC的操作方法以及具有SoC的电子系统。 本发明的电子系统包括：存储装置; 第一半导体器件，包括用于访问CPU和存储器件的存储器访问路径; 以及通过第一半导体器件的存储器访问路径访问存储器件的第二半导体器件。 当第一半导体器件的CPU不活动时，可以通过允许第二半导体器件访问具有存储器访问路径的存储器件来减少功率消耗来响应远程半导体器件的请求，而不需要介入 中央处理器。
-
公开(公告)号：KR101267798B1
公开(公告)日：2013-06-04
申请号：KR1020070080180
申请日：2007-08-09
Applicant: 삼성전자주식회사
Abstract: 읽기 레벨 제어 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치는 저장 수단으로부터 읽어온 데이터를 ECC(error control code) 디코딩하는 ECC 디코딩부, 상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 모니터링부, 상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 한다.
읽기 레벨, ECC(error control code), BER(bit error rate), 디코딩(decoding), 인코딩(encoding), 신드롬(syndrome)-
公开(公告)号：KR100907218B1
公开(公告)日：2009-07-10
申请号：KR1020070030396
申请日：2007-03-28
Applicant: 삼성전자주식회사
CPC classification number: G11C29/42 , G06F11/1068 , G11C11/5628 , G11C29/028 , G11C2029/0409 , G11C2029/0411
Abstract: 읽기 레벨 제어 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치는 저장 수단으로부터 읽어온 데이터를 ECC(error control code) 디코딩하는 ECC 디코딩부, 상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 모니터링부, 상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 한다.
읽기 레벨, ECC(error control code), BER(bit error rate), 디코딩(decoding), 인코딩(encoding), 신드롬(syndrome)-
公开(公告)号：KR1020080088332A
公开(公告)日：2008-10-02
申请号：KR1020070080180
申请日：2007-08-09
Applicant: 삼성전자주식회사
CPC classification number: G11C29/42 , G06F11/1068 , G11C7/1051 , G11C16/26
Abstract: An apparatus for controlling read level and a method thereof are provided to reduce error of data read from a storage unit by controlling the read level of the storage unit by judging the error of data decoded by an ECC(Error Control Code) decoder. An ECC(Error Control Code) decoding part(120) performs ECC decoding of data read from a storage unit(110). A monitoring part(130) monitors BER(Bit Error Rate) based on the ECC decoded data and the read data. An error judgment part(140) judges the extent of error of the read data based on the monitored BER. A level control part(150) controls read level of the storage unit based on the extent of error.
Abstract translation: 提供一种用于控制读取级别的装置及其方法，用于通过判断由ECC（错误控制代码）解码器解码的数据的错误来控制存储单元的读取电平，以减少从存储单元读取的数据的错误。 ECC（错误控制代码）解码部分（120）对从存储单元（110）读取的数据执行ECC解码。 监视部分（130）基于ECC解码数据和读取数据监视BER（误码率）。 错误判断部（140）基于所监视的BER来判定读取数据的错误程度。 电平控制部分（150）基于错误的程度控制存储单元的读取电平。
-
Patent Agency Ranking
公开(公告)号：KR100847560B1
公开(公告)日：2008-07-21
申请号：KR1020060125739
申请日：2006-12-11
Applicant: 삼성전자주식회사
Inventor： 조남필
CPC classification number: G06F11/10
Abstract: 전자 장치는, 불휘발성 메모리와, 외부로부터 오류 정정 코드를 포함하는 펌웨어 데이터 신호를 수신하는 인터페이스, 그리고 상기 펌웨어 데이터 신호에 포함된 오류를 정정하고, 정정된 데이터 신호를 상기 불휘발성 메모리에 저장하는 오류 정정 회로를 포함한다. 본 발명의 전자 장치는 호스트로부터 다운로드되는 펌웨어의 오류 정정이 가능하므로 펌웨어의 무결성(integrity)이 향상된다.
-
公开(公告)号：KR100845525B1
公开(公告)日：2008-07-10
申请号：KR1020060074291
申请日：2006-08-07
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F1/12 , G06F3/0604 , G06F3/0659 , G06F3/0679 , G06F13/385 , G06F13/423 , G06F2003/0697
Abstract: 본 발명은 메모리 카드 시스템에 관한 것이다. 본 발명에 따른 메모리 카드 시스템은 읽기 커맨드를 발생하는 호스트; 및 상기 읽기 커맨드에 응답하여 내부적으로 읽기 클락 신호를 발생하고, 상기 읽기 클락 신호에 동기하여 상기 호스트로 데이터를 전송하는 메모리 카드를 포함한다. 본 발명에 따른 메모리 카드 시스템은 읽기 동작 시에 메모리 카드에서 내부적으로 발생한 읽기 클락 신호에 동기하여 데이터를 호스트로 전송함으로, 시간 지연으로 인해 셋업 시간 마진이 줄어드는 문제점을 해결한다.
-
公开(公告)号：KR101437517B1
公开(公告)日：2014-09-05
申请号：KR1020070106828
申请日：2007-10-23
Applicant: 삼성전자주식회사
IPC: G06F12/00
CPC classification number: G11C7/1042 , G06F11/1068 , G06F13/4239
Abstract: 인터리빙 기법을 적용한 메모리 시스템, 및 그 방법이 개시된다. 상기 메모리 시스템은 다수의 메모리 장치들; 상기 다수의 메모리 장치들을 제어하는 컨트롤러; 및 상기 다수의 메모리 장치들과 상기 컨트롤러 사이에 접속되는 적어도 하나의 채널을 구비하며, 상기 적어도 하나의 채널은 상기 다수의 메모리 장치들 각각에 공통으로 접속되는 입출력 데이터 라인들과 제어 신호 라인들; 및 상기 다수의 메모리 장치 수에 상응하여 구비되고, 상기 다수의 메모리 장치들 각각을 독립적으로 인에이블 시키기 위한 칩 인에이블 신호 라인들을 구비하며, 상기 컨트롤러는 상기 다수의 메모리 장치들 중 하나로 독출 또는 프로그램 명령을 인가하고, 상기 다수의 메모리 장치들 중 하나가 상기 독출 또는 프로그램 명령에 응답하여 내부적인 독출 또는 프로그램 동작을 수행하는 동안, 상기 다수의 메모리 장치들 중 다른 하나로부터 데이터를 출력하거나, 상기 다수의 메모리 장치들 중 다른 하나로 데이터를 입력한다.
메모리 시스템, 플래시 카드, 메모리 카드-
公开(公告)号：KR1020090021743A
公开(公告)日：2009-03-04
申请号：KR1020070086515
申请日：2007-08-28
Applicant: 삼성전자주식회사
Inventor： 조남필
IPC: G11C29/42
CPC classification number: G06F11/1068
Abstract: An error correction code circuit for optimizing a reading/writing performance, a memory system including the same, and an error correction method thereof are provided to prevent increase of a memory system size and a manufacturing cost although a memory capacity and channel is increased. A plurality of error correction code encoder blocks(323, 324) encodes data received from a host, and outputs an encoded data to a corresponding memory device among a plurality of memory devices. An error correction decoder block(329) checks an error of data outputted from a plurality of memory devices, corrects the error, and includes a plurality of error detectors and an error correcting device. A plurality of error detectors(325, 326) calculates data for determining an error generation of the data outputted from the memory device. The error correcting device(328) selectively receives the data outputted from a plurality of error detectors, and calculates error information of the data outputted from each memory device.
Abstract translation: 提供了用于优化读/写性能的纠错码电路，包括该读/写性能的存储器系统及其纠错方法，以防止存储器容量和通道增加时的存储器系统尺寸和制造成本的增加。 多个纠错码编码器块（323,324）对从主机接收的数据进行编码，并将编码数据输出到多个存储器件中的对应的存储器件。 纠错解码器块（329）检查从多个存储器件输出的数据的错误，校正错误，并且包括多个错误检测器和纠错装置。 多个误差检测器（325,326）计算用于确定从存储器件输出的数据的错误产生的数据。 纠错装置（328）选择性地接收从多个误差检测器输出的数据，并计算从每个存储装置输出的数据的误差信息。
-
公开(公告)号：KR1020090000192A
公开(公告)日：2009-01-07
申请号：KR1020070008907
申请日：2007-01-29
Applicant: 삼성전자주식회사
CPC classification number: G11C16/349 , G11C16/3495
Abstract: An electronic system and a method for informing expiration and/or endurance data of a semiconductor card are provided to inform a user of the expiration and/or endurance data fixed in the semiconductor card. An electronic system comprises a memory card(30) storing expiration data and a host(20). The host transmits an expiration data request signal to the memory card and receives the expiration data. The memory card comprises: a memory(32) storing the expiration data; and a controller(31) connected to the memory and transmitting the expiration data to the host by responding to the expiration request signal received from the host. The host comprises: an internal circuit(23); a display unit(25); and a host controller(21) controlling data input/output between the internal circuit and the controller and transmitting the expiration data request signal to the controller. The internal circuit generates the expiration data request signal by connecting to the host controller and receives the expiration data through the host controller.
Abstract translation: 提供用于通知半导体卡的到期和/或耐久性数据的电子系统和方法，以向用户通知固定在半导体卡中的到期和/或耐久性数据。 电子系统包括存储过期数据的存储卡（30）和主机（20）。 主机向存储卡发送到期数据请求信号并接收到期数据。 存储卡包括：存储过期数据的存储器（32）; 以及控制器（31），连接到存储器并通过响应从主机接收的到期请求信号将到期数据发送到主机。 主机包括：内部电路（23）; 显示单元（25）; 以及主控制器（21），其控制内部电路和控制器之间的数据输入/输出，并将过期数据请求信号发送到控制器。 内部电路通过连接到主机控制器并通过主机控制器接收到期数据来生成到期数据请求信号。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.026 seconds)
