-
公开(公告)号：KR1019990039102A
公开(公告)日：1999-06-05
申请号：KR1019970059064
申请日：1997-11-10
Applicant: 삼성전자주식회사
IPC: H01L21/24
Abstract: 본 발명은 폴리실리콘층과 텅스텐 실리사이드층간의 접착력이 뛰어난 폴리사이드의 제조방법에 관한 것이다. 반도체 기판상에 도전층으로서 폴리실리콘층을 형성한 후 상기 폴리실리콘층을 소정 깊이 건식 식각한다. 이때 폴리실리콘층의 표면에는 건식 식각의 결과 잔류 폴리머가 남게 된다. O
2 플라즈마를 사용하여 상기 폴리실리콘층의 표면에 잔류하는 폴리머를 제거한 후 실리사이드층을 형성한다.-
公开(公告)号：KR1019970024216A
公开(公告)日：1997-05-30
申请号：KR1019950037814
申请日：1995-10-28
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/8242
Abstract: 고용량 캐패시턴스를 갖는 반도체 메모리 장치의 캐패시터를 제조하는 방법이 개시되어 있다.
본 발명의 캐패시터는 스토리지 폴리를 증착하여 스토리지 폴리층을 형성한 후 결과물의 전면에 식각마스크 물질을 도포하는 공정, 상기 식각마스크 물질을 식각하여 식각마스크 물질 패턴을 형성하는 공정, 상기 식각마스크 물질 패턴의 측벽에 스페이서를 형성하는 공정, 상기와 같이 형성된 결과물을 디핑하는 공정, 상기 스토리지 폴리층을 식각하여 스토리지 전극을 형성하는 공정으로 이루어진다.
따라서, 폴리머 프로세스 적용후 습식식각 공정의 추가만으로 2배 이상의 캐패시터 용량을 확보할 수 있는 효과가 있다.-
13.发明公开
公开(公告)号：KR1019970018380A
公开(公告)日：1997-04-30
申请号：KR1019950031806
申请日：1995-09-26
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 얕은 트랜치 분리영역 형성 과정에서 트랜치 에칭시 트랜치의 슬로프를 완만하게 형성하여 USG막 형성 단계에서 틈(Seam)의 방생을 억제하기 위한 반도체 장치의 트랜치 형성 방법에 관한 것이다. 본 발명은 얕은 트랜치 부리영역 형성 과정에 있어서, 기판의 트랜치 에칭시 CL
2 ：HBr 개스의 비율을 조정하여 슬로프가 완만하고 깊이가 얕은 트랜치를 형성하는 것이다.-
公开(公告)号：KR1019970018055A
公开(公告)日：1997-04-30
申请号：KR1019950031800
申请日：1995-09-26
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 높은 종횡비를 갖는 콘택홀 형성시 콘택홀이 형성되기 전에 식각공정이 정지되는 현상 및 감광막의 잠식에 의한 임계면적 손식을 최소화할 수 있는 반도체 장치의 콘택홀 형성방법에 관한 것이다.
본 발명의 반도체 장치의 제조방법은 반도체 기판상에 절연막을 형성하는 공정과, 절연막상에 중간막을 형성하는 공정과, 절연막상에 감광막을 형성하는 공정과, 1차식각공정을 수행하여 중간막을 식각하고 이어서 절연막을 일부분 식각하는 공정과, 남아 있는 절연막을 제거하는 공정과, 2차식각공정을 수행하여 남아 있는 절연막을 식각하는 공정과, 남아 있는 중간막을 식각하여 콘택홀을 형성하는 공정을 포함한다.-
公开(公告)号：KR1019970013357A
公开(公告)日：1997-03-29
申请号：KR1019950026923
申请日：1995-08-28
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 좌, 우 대칭형의 날개형 스토리지 노드를갖고 커패시터 및 그 제조방법에 관해 개시한다. 본 발명의 커패시터는 좌우 대칭형의 날개형 스토리지 노드를 갖고, 반도체기판에 트랜지스터를 형성하는 단계, 상기 트랜지스터의 드레인 및 소오스상에 제1 도전층을 형성하는 단계, 상기 제1 도전층이 형성된 결과물전면에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 비트라인을 형성하는 단계, 상기 비트라인이 형성된 제1 절연막 전면에 제2 절연막을 형성하는 단계, 상기 제2 절연막 전면을 에치백하는 단계, 상기 에치백된 전면에 제3 절연막을 형성하는 단계, 상기 제3 절연막 전면에 제2 도전층을 형성하는 단계, 상기 제1 도전층 상에 BC홀을 형성하는 단계, 상기 BC홀의 반경범위내의 두께를 갖는 제3 도전층을 상기 제2 도전층 전면에 형성하는 단계 및 제3 절연막을 식각하여 커패시터의 스토리지 노드 패턴을 형성하는 단계를 통해서 형성 다. 본 발명에 의하면, BC홀 내의 도전층의 내·외벽을 모두 커패시터의 스토리지 노드로 활용함으로써 용량을 증가시키는 것이 특징이다. 또한 상기 BC패터닝시 비트라인과 상기 BC홀 사이에 정렬마진을 0.1㎛이상 확보할 수 있는 잇점이 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019960006822B1
公开(公告)日：1996-05-23
申请号：KR1019930006337
申请日：1993-04-15
Applicant: 삼성전자주식회사
IPC: G03F7/00
CPC classification number: H01L27/10852 , H01L21/0337 , H01L28/88
Abstract: The method includes the steps of coating a layer(10), to be patterned, with photoresist(PR), patterning the photoresist layer(PR) into a predetermined pattern using photolithography, anisotropic-etching the photoresist layer to form polymer(13) on the sides of the photoresist pattern, and etching the layer(10) using the photoresist pattern and polymer.
Abstract translation: 该方法包括以下步骤：使用光致抗蚀剂（PR）涂覆待图案化的层（10），使用光刻法将光致抗蚀剂层（PR）图案化成预定图案，各向异性蚀刻光致抗蚀剂层以形成聚合物（13） 光致抗蚀剂图案的侧面，并且使用光致抗蚀剂图案和聚合物蚀刻层（10）。
-
公开(公告)号：KR100091855B1
公开(公告)日：1995-11-20
申请号：KR1019920009077
申请日：1992-05-27
Applicant: 삼성전자주식회사
IPC: H01L21/027
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.021 seconds)
