KR20210025461A - Semiconductor manufacturing process guide method and electronic device including thereof

    公开(公告)号:KR20210025461A

    公开(公告)日:2021-03-09

    申请号:KR1020200051830A

    申请日:2020-04-28

    Abstract: 본 개시의 기술적 사상의 일측면에 따른 반도체 제조 공정 가이드 방법에 있어서, 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터를 입력받는 단계, TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하는 단계, 제1 반도체 제품의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하는 단계, 복수의 전략 모델들을 이용하여, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하는 단계 및 복수의 공정안들에 기초하여 타겟 반도체 제품의 최적 공정안을 제공하는 단계를 포함할 수 있다.

    KR102235041B1 - Method of manufacturing semiconductor device

    公开(公告)号:KR102235041B1

    公开(公告)日:2021-04-02

    申请号:KR1020140016081A

    申请日:2014-02-12

    Abstract: 반도체 소자의 제조하는 방법을 제공한다. 반사 방지막 상에 감광성 및 리플로우 특성을 갖는 중성막을 형성하고, 중성막을 노광 및 현상하여, 반사 방지막을 부분적으로 노출시키는 예비 중성 패턴을 형성하고, 예비 중성 패턴을 가열하여 중성 패턴을 형성하며, 중성 패턴 상에 블록 코폴리머막을 형성한 후 블록 코폴리머막을 가열하여, 노출된 반사 방지막 상에 제1 패턴과, 중성 패턴 상에 제1 패턴에 공유 결합된 제2 패턴을 포함하는 블록 코폴리머 패턴을 형성한다.

    태스크 스케줄링 방법 및 이를 구현한 전자 장치
    3.
    发明申请
    태스크 스케줄링 방법 및 이를 구현한 전자 장치 审中-公开
    任务调度方法及实现该方法的电子设备

    公开(公告)号:WO2017160003A1

    公开(公告)日:2017-09-21

    申请号:PCT/KR2017/001900

    申请日:2017-02-21

    Abstract: 다양한 실시예는 메모리, 제1 프로세서, 상기 제1 프로세서와 다른 속성을 갖는 제2 프로세서, 및 제어부를 포함하고, 상기 제어부는, 상기 메모리에 로드(load)된 태스크를 확인하고, 상기 태스크와 관련된 사용자 인터랙션에 대응하는 속성 정보에 기반하여, 상기 제 1프로세서 및 상기 제 2 프로세서 중 상기 태스크를 실행할 프로세서를 선택하고, 및 상기 태스크를 상기 선택된 프로세서에 할당하도록 설정된 전자 장치 및 방법을 제공한다. 또한, 다른 실시예도 가능하다.

    Abstract translation: 各种实施例包括存储器,第一处理器,具有与第一处理器不同的属性的第二处理器,以及控制单元, 并且从第一处理器和第二处理器中选择基于与任务相关联的用户交互对应的属性信息来执行任务的处理器, 装置和方法。 其他实施例也是可能的。

    RF 신호 증폭을 위한 전력 공급 제어 방법 및 이를 수행하는 통신 장치

    公开(公告)号:WO2023090689A1

    公开(公告)日:2023-05-25

    申请号:PCT/KR2022/016773

    申请日:2022-10-30

    Abstract: RF 신호의 증폭을 위한 전력 공급을 제어하는 방법은, 통신 장치의 전력 모듈레이터로부터 상기 RF 신호를 증폭하는 증폭기에 전력을 공급하는 전력 공급 모드가 상기 RF 신호에 대한 인벨로프 트랙킹에 기반하여 상기 전력을 공급하는 모드인 ET 모드(envelope tracking mode)인지 여부를 결정하는 동작; 상기 전력 공급 모드가 상기 ET 모드인 경우, 상기 ET 모드에서의 다운 링크 블록 에러율 및 다운 링크 변조 방법이 제1 조건을 만족하는지 여부를 결정하는 동작; 상기 제1 조건이 만족된 것으로 결정된 경우, 업 링크 대역의 전체 리소스 블록(resource block; RB)이 상기 업 링크 데이터 전송에 할당되었는지 여부를 결정하는 동작; 및 상기 업 링크 대역의 전체 리소스 블록(full RB)이 할당된 것으로 결정된 경우, 상기 전력 공급 모드를 상기 RF 신호의 평균 전력에 기반하여 상기 전력을 공급하는 모드인 APT 모드(average power tracking mode)로 전환하는 동작을 포함한다.

    반도체 소자를 제조하는 방법

    公开(公告)号:KR102235041B1

    公开(公告)日:2021-04-02

    申请号:KR1020140016081

    申请日:2014-02-12

    Abstract: 반도체소자의제조하는방법을제공한다. 반사방지막상에감광성및 리플로우특성을갖는중성막을형성하고, 중성막을노광및 현상하여, 반사방지막을부분적으로노출시키는예비중성패턴을형성하고, 예비중성패턴을가열하여중성패턴을형성하며, 중성패턴상에블록코폴리머막을형성한후 블록코폴리머막을가열하여, 노출된반사방지막상에제1 패턴과, 중성패턴상에제1 패턴에공유결합된제2 패턴을포함하는블록코폴리머패턴을형성한다.

    태스크 스케줄링 방법 및 이를 구현한 전자 장치
    6.
    发明公开
    태스크 스케줄링 방법 및 이를 구현한 전자 장치 审中-实审
    任务调度方法及实现该方法的电子设备

    公开(公告)号:KR1020170108636A

    公开(公告)日:2017-09-27

    申请号:KR1020160032867

    申请日:2016-03-18

    CPC classification number: G06F9/28 G06F9/38 G06F9/48 G06F9/50

    Abstract: 다양한실시예는메모리, 제1 프로세서, 상기제1 프로세서와다른속성을갖는제2 프로세서, 및스케줄러를포함하고, 상기스케줄러는, 상기메모리에로드(load)된태스크를확인하고, 상기태스크와관련된사용자인터랙션에대응하는속성정보에기반하여, 상기제 1프로세서및 상기제 2 프로세서중 상기태스크를실행할프로세서를선택하고, 및상기태스크를상기선택된프로세서에할당하도록설정된전자장치및 방법을제공한다. 또한, 다른실시예도가능하다.

    Abstract translation: 各种实施例包括存储器,第一处理器,具有与第一处理器不同的属性的第二处理器,以及调度器,其中调度器识别加载到存储器中的任务, 并且基于与用户交互相对应的属性信息来选择处理器以在第一处理器和第二处理器中执行任务,并且将该任务分配给所选择的处理器。 其他实施例也是可能的。

    박막 증착 장치
    8.
    发明公开
    박막 증착 장치 审中-实审
    薄膜沉积装置

    公开(公告)号:KR1020170016562A

    公开(公告)日:2017-02-14

    申请号:KR1020150109641

    申请日:2015-08-03

    Abstract: 본발명의일 실시예에따른박막증착장치는, 챔버, 상기챔버내에서기판을지지및 회전시키는서셉터, 상기챔버외측에배치되는반사하우징, 상기반사하우징내 상기기판의상부에배치되고, 상기기판으로광을조사하는광원부, 그리고상기반사하우징내 배치되고, 상기광의조사경로의적어도일부를차단하여상기기판상의상기광의조사영역을조절하는광 조절부를포함한다.

    Abstract translation: 提供了一种用于沉积薄膜的装置。 该装置包括:室,设置在室中的基座和支撑基板;设置在室外的反射壳体;设置在反射壳体中并将光照射到基座的光源单元;以及光控制单元, 光的照射路径的一部分,以控制基座上的光的照射面积。 光控制单元的至少一部分设置在反射壳体中。

    반도체 메모리 장치 및 그 제조 방법
    9.
    发明公开
    반도체 메모리 장치 및 그 제조 방법 审中-实审
    半导体存储器件及其制造方法

    公开(公告)号:KR1020160094827A

    公开(公告)日:2016-08-10

    申请号:KR1020150022401

    申请日:2015-02-13

    CPC classification number: H01L27/11521 H01L2924/1443

    Abstract: 게이트전극들과절연층들이교대로반복적층된적층구조체가기판상에제공된다. 적층구조체를관통하며기판과접속하는제1 반도체패턴, 및제1 반도체패턴상에배치되며제1 반도체패턴과접속하는제1 채널패턴을포함하는셀 채널구조체가기판상에제공된다. 적층구조체와이격되며, 기판과접속하는제2 반도체패턴, 및제2 반도체패턴상에배치되며제2 반도체패턴과접속하는제2 채널패턴을포함하는더미수직채널구조체가기판상에제공된다. 기판의표면으로부터제1 반도체패턴의상면까지의제1 높이는상기기판의표면으로부터상기제2 반도체패턴의상면까지의제2 높이보다크다.

    Abstract translation: 提供了具有交替层叠在基板上的栅电极和绝缘层的堆叠结构。 在基板上,提供了包括通过穿透层叠结构而连接到基板的第一半导体图案和布置在第一半导体图案上并连接到第一半导体图案的第一沟道图案的单元通道结构。 在基板上,设置有与堆叠结构间隔开的虚拟垂直沟道结构,并且包括连接到衬底的第二半导体图案和布置在第二半导体图案上并连接到第二半导体图案的第二沟道图案。 从基板的表面到第一半导体图案的上表面的第一高度高于从基板的表面到第二半导体图案的上表面的第二高度。

    비휘발성 메모리 소자
    10.
    发明公开
    비휘발성 메모리 소자 审中-实审
    非易失性存储器件

    公开(公告)号:KR1020150138511A

    公开(公告)日:2015-12-10

    申请号:KR1020140065200

    申请日:2014-05-29

    Abstract: 본발명은비휘발성메모리소자및 그제조방법을제공한다. 이비휘발성메모리소자의구조는기판상에수직적층된복수개의게이트들, 상기복수개의게이트들을수직관통하는채널홀에채워진수직채널, 및상기채널홀의내측벽상에제공되어수직하게연장된메모리막을포함하고, 상기수직채널은상기채널홀의하부에채워져상기기판과전기적으로연결된하부채널그리고상기채널홀의상부에채워져상기하부채널과접합된상부채널을포함하고, 상기하부채널은수직적층된복수개의반도체막들을포함하고, 상기반도체막들의산화속도가상이할수 있다.

    Abstract translation: 非易失性存储装置及其制造方法技术领域本发明涉及非易失性存储装置及其制造方法。 非易失性存储装置的结构包括垂直堆叠在基板上的栅极,填充在垂直穿过栅极的通道孔中的垂直通道,以及设置在通道孔的内侧壁上并垂直 延长。 垂直通道包括填充在通道孔的下部并与基板电连接的下通道,以及填充在通道孔的上部并且连接到下通道的上通道。 下通道包括垂直堆叠的半导体层。 半导体层的氧化速度不同。

Patent Agency Ranking