-
公开(公告)号：KR1020040049366A
公开(公告)日：2004-06-12
申请号：KR1020020076415
申请日：2002-12-03
Applicant: 삼성전자주식회사
Inventor： 허정훈
IPC: G01S5/02
Abstract: PURPOSE: An apparatus and a method for capturing GPS signals are provided to prevent the reduction of total accumulated values and the loss of reception sensitivity by changing codes of accumulated values at outside of a bit boundary when bits is inverted. CONSTITUTION: A GPS/CDMA reception unit(100) receives a GPS signal and a network support signal from a GPS satellite and a base station, respectively. A CDMA modem(102) is used for decoding the network support signal and providing a coherent signal. A correlation unit(104) performs a process for calculating a correlation between the GPS signal and a PRN code. An FFT unit(110) performs FFT calculations which dose not convert data from the correlation unit at bit boundary and converts data from the correlation unit at outside of bit boundary. A processor(106) is used for deciding the bit boundary information by using the decoded network support signal, providing the bit boundary information to the FFT unit, and cohering the GPS signal with the PRN code. A memory(112) is used for storing the output data of the correlation unit and the output data of the FFT unit. A memory controller(108) is used for controlling the movement of the data of the correlation unit, the processor, the FFT, and the memory.
Abstract translation: 目的：提供一种用于捕获GPS信号的装置和方法，以防止当位反转时通过改变位边界外部的累加值的代码来减少总累积值和接收灵敏度的损失。 构成：GPS / CDMA接收单元（100）分别从GPS卫星和基站接收GPS信号和网络支持信号。 CDMA调制解调器（102）用于对网络支持信号进行解码并提供相干信号。 相关单元（104）执行用于计算GPS信号和PRN码之间的相关性的处理。 FFT单元（110）执行FFT计算，其不在位边界处转换来自相关单元的数据，并且在位边界外部将来自相关单元的数据进行转换。 处理器（106）用于通过使用解码的网络支持信号来确定比特边界信息，向FFT单元提供比特边界信息，并且利用PRN码来协调GPS信号。 存储器（112）用于存储相关单元的输出数据和FFT单元的输出数据。 存储器控制器（108）用于控制相关单元，处理器，FFT和存储器的数据的移动。
-
公开(公告)号：KR101851614B1
公开(公告)日：2018-06-12
申请号：KR1020110133195
申请日：2011-12-12
Applicant: 삼성전자주식회사
CPC classification number: H03K5/04 , G06F1/08 , G06F1/324 , H03K19/0016 , H03K21/00 , H03K21/10 , Y02D10/126 , Y02D50/20
Abstract: 적어도하나이상의기능블럭을포함하는 SoC의클락제어방법및 그 SoC가개시된다. 본발명의 SoC(System On Chip)의클락제어방법은기능블럭의상태를모니터링하는단계, 상기모니터링된상태에따라상기기능블럭의상태를비활성화모드, 적어도하나의웨이크업모드또는활성화모드로판단하는단계, 상기기능블럭의상태가상기비활성화모드이면기 설정된제1주파수를동작주파수로설정하고, 상기기능블럭의상태가상기활성화모드이면기 설정된제2주파수를동작주파수로설정하며, 상기기능블럭의상태가상기웨이크업모드이면기 설정된제3주파수를동작주파수로설정하는단계및 상기설정한동작주파수를가진동작클락을상기기능블럭에공급하는단계를포함한다. 그결과기능블럭들각각의상태에따라각 기능블럭들에공급되는동작클락을별도로제어함으로써불필요한전력소모를감소시킬수 있다. 또한기능블럭이비활성화상태에서활성화상태로변할때 일어날수 있는전압강하에따른오동작을방지할수 있다.
-
公开(公告)号：KR1020050088024A
公开(公告)日：2005-09-01
申请号：KR1020040013830
申请日：2004-02-28
Applicant: 삼성전자주식회사
Inventor： 허정훈
IPC: G01S5/14
CPC classification number: H04B1/7075 , H04B2201/70707
Abstract: 본 발명은 n-to-m(n>m) 비트다운 스케일링 방법 및 장치와 지피에스 동기포착방법 및 수신장치를 개시한다. 본 발명의 방법은 복수의 n 비트 상관 적분값들의 n-m+1 비트 어림 절대값들을 생성하고, 생성된 n-m+1 비트 어림 절대값들로부터 최대값을 검출하고, 최대값의 유효비트에 응답하여 스케일 레벨을 판정하고, 판정된 스케일 레벨에 응답하여 복수의 n 비트 상관 적분값들을 m 비트 데이터로 다운 스케일링한다. 따라서, 본 발명에서는 복수의 상관 적분값들의 절대값의 크기 비율을 최대한 유지하면서 비트수를 다운스케일링함으로써 정보량을 줄여서 데이터를 저장하는 메모리 사이즈를 감축시킬 수 있다.
-
公开(公告)号：KR1020040048479A
公开(公告)日：2004-06-10
申请号：KR1020020076224
申请日：2002-12-03
Applicant: 삼성전자주식회사
Inventor： 허정훈
IPC: G11B7/08
Abstract: PURPOSE: A structure for fastening an FPC(Flexible Printed Circuit) for an optical pickup is provided to reduce work processes and save expense by fastening the FPC to a base with the use of a fastening clip. CONSTITUTION: A penetrating hole(100a) is formed on the base(100). A fastening clip(110) is inserted into the penetrating hole in order to fasten the FPC(30) to the base. The fastening clip is equipped with a head(111) and an inserting part(112) inserted into the penetrating hole connected to the head. At an end of the inserting part, a stopper(112b) for preventing the fastening clip inserted into the penetrating hole from being separated from the penetrating hole is formed.
Abstract translation: 目的：提供一种用于紧固用于光学拾取器的FPC（柔性印刷电路）的结构，以通过使用紧固夹将FPC紧固到基座来减少工作过程并节省费用。 构成：在基座（100）上形成有贯通孔（100a）。 将紧固夹（110）插入穿透孔中以便将FPC（30）紧固到底座。 紧固夹配有头部（111）和插入到连接到头部的穿透孔中的插入部分（112）。 在插入部的端部形成有用于防止插入到贯通孔中的紧固夹与穿孔分离的止动件（112b）。
-
-
Patent Agency Ranking
公开(公告)号：KR101861743B1
公开(公告)日：2018-05-30
申请号：KR1020110094314
申请日：2011-09-19
Applicant: 삼성전자주식회사
Abstract: 시스템-온칩이개시된다. 상기시스템-온칩은각각이다수의전력영역들각각의동작을독립적으로제어하기위한다수의이종의전력관리유닛들과, 상기다수의이종의전력관리유닛들각각으로부터출력된전이조건신호를논리조합하여제1피드백신호를출력하는로직회로를포함하며, 상기다수의이종의전력관리유닛들각각은상기제1피드백신호에응답하여동종의전력제어방법으로서로동기되어동작한다.
-
公开(公告)号：KR1020160067595A
公开(公告)日：2016-06-14
申请号：KR1020140173175
申请日：2014-12-04
Applicant: 삼성전자주식회사
CPC classification number: G06F1/324 , G06F1/3243 , G06F1/3287 , G06F9/46 , Y02D10/126 , Y02D10/152 , Y02D50/20 , G06F1/32 , G06F1/26 , G06F1/3203
Abstract: 반도체장치의동작방법이제공된다. 반도체동작방법은, 시스템온 칩(System On Chip) 상의하나이상의 IP에제1 클럭을제공하고, 상기시스템온 칩상에구비된제1 코어및 제2 코어의상태를검사하고, 상기제1 코어및 상기제2 코어가모두아이들(idle) 상태인경우, 상기하나이상의 IP에상기제1 클럭과다른클럭레이트(clock rate)를갖는제2 클럭을제공하는것을포함한다.
Abstract translation: 提供了一种用于操作半导体器件的方法。 该方法包括：在片上系统（SoC）中向至少一个IP地址提供第一时钟的步骤; 检查SoC中提供的第一和第二核的步骤; 以及当所述第一和第二核心处于空闲状态时，向所述至少一个IP地址提供具有与所述第一时钟不同的时钟速率的第二时钟的步骤。 本发明的目的是提供一种用于操作半导体器件以便最小化移动系统SoC的待机功率的方法。
-
18.发明公开칩-투-칩 링크를 통해 공유 메모리로의 억세스를 지원하는 시스템 온칩, 상기 시스템온칩의 동작 방법, 및 상기 시스템온칩을 포함하는 전자 시스템 审中-实审通过芯片到芯片链路提供对共享存储器的访问的SOC，其操作方法和具有该存储器的电子系统
公开(公告)号：KR1020130128208A
公开(公告)日：2013-11-26
申请号：KR1020120052087
申请日：2012-05-16
Applicant: 삼성전자주식회사
CPC classification number: G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20
Abstract: Disclosed are an SoC for providing access to a shared memory via a chip-to-chip link, an operation method of the SoC, and an electronic system having the SoC. An electronic system of the present invention comprises: a memory device; a first semiconductor device including a memory access path for access to a CPU and the memory device; and a second semiconductor device having access to the memory device through the memory access path of the first semiconductor device. When the CPU of the first semiconductor device is inactive, it is possible to respond to the request of a remote semiconductor device while reducing power consumption by allowing the second semiconductor device to access the memory device with the memory access path active without the intervention of the CPU.
Abstract translation: 公开了一种用于通过芯片到芯片链路提供对共享存储器的访问的SoC，SoC的操作方法以及具有SoC的电子系统。 本发明的电子系统包括：存储装置; 第一半导体器件，包括用于访问CPU和存储器件的存储器访问路径; 以及通过第一半导体器件的存储器访问路径访问存储器件的第二半导体器件。 当第一半导体器件的CPU不活动时，可以通过允许第二半导体器件访问具有存储器访问路径的存储器件来减少功率消耗来响应远程半导体器件的请求，而不需要介入 中央处理器。
-
公开(公告)号：KR101056365B1
公开(公告)日：2011-08-11
申请号：KR1020040013830
申请日：2004-02-28
Applicant: 삼성전자주식회사
Inventor： 허정훈
IPC: G01S5/14
CPC classification number: H04B1/7075 , H04B2201/70707
Abstract: 본 발명은 n-to-m(n>m) 비트다운 스케일링 방법 및 장치와 지피에스 동기포착방법 및 수신장치를 개시한다. 본 발명의 방법은 복수의 n 비트 상관 적분값들의 n-m+1 비트 어림 절대값들을 생성하고, 생성된 n-m+1 비트 어림 절대값들로부터 최대값을 검출하고, 최대값의 유효비트에 응답하여 스케일 레벨을 판정하고, 판정된 스케일 레벨에 응답하여 복수의 n 비트 상관 적분값들을 m 비트 데이터로 다운 스케일링한다. 따라서, 본 발명에서는 복수의 상관 적분값들의 절대값의 크기 비율을 최대한 유지하면서 비트수를 다운스케일링함으로써 정보량을 줄여서 데이터를 저장하는 메모리 사이즈를 감축시킬 수 있다.
Abstract translation: 本发明公开了用于获取地球同步同步的n比m（n> m）比特缩减方法和装置以及方法和装置。 本发明的多个用于产生N-M + 1个比特的估计的绝对值的积分值的n比特的相关性的方法中，检测从所生成的N-M + 1个比特估计的最大有效位的绝对值的最大值 并且响应于所确定的比例级别将多个n比特相关积分值缩减为m比特数据。 因此，在本发明中，通过通过按比例缩小的比特数减少的信息量可以减少存储器容量尽可能多存储数据，同时尽可能保持所述多个相关积分值的绝对值的大小的比率。
-
公开(公告)号：KR100984814B1
公开(公告)日：2010-10-01
申请号：KR1020090128221
申请日：2009-12-21
Applicant: 삼성전자주식회사
CPC classification number: B29C45/14016 , B29C45/2602 , B29C45/2756 , B29C2045/4078 , B29K2101/12
Abstract: PURPOSE: A lateral injection mold system and an injection molding method using the same are provided to reduce the cycle time of injection molding by vibrating a stripper plate to make molded products freely fall. CONSTITUTION: A lateral injection mold(110) comprises a fixed plate(111), a mold plate(114), a stripper plate(115), and an external force applying device(170). One side of the fixed plate is connected to an external resin feeder(160). The mold plate forms an injection molded product. The stripper plate is installed between the fixed plate and the mold plate. The external force applying device provides an external force to the stripper plate to make the stripper plate vibrate.
Abstract translation: 目的：提供一种横向注射模具系统和使用其的注射成型方法，以通过振动剥离板来减少注射成型的循环时间，使模制产品自由下落。 构成：横向注射模具（110）包括固定板（111），模板（114），剥离板（115）和外力施加装置（170）。 固定板的一侧连接到外部树脂进料器（160）。 模板形成注塑产品。 脱模板安装在固定板和模板之间。 外力施加装置向剥离板提供外力使脱模板振动。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.026 seconds)
