수평형 사출 금형 시스템 및 이를 이용하는 사출 성형 방법
    1.
    发明授权
    수평형 사출 금형 시스템 및 이를 이용하는 사출 성형 방법 有权
    水平加工模具系统使用相同的模具成型方法

    公开(公告)号:KR100984814B1

    公开(公告)日:2010-10-01

    申请号:KR1020090128221

    申请日:2009-12-21

    Abstract: PURPOSE: A lateral injection mold system and an injection molding method using the same are provided to reduce the cycle time of injection molding by vibrating a stripper plate to make molded products freely fall. CONSTITUTION: A lateral injection mold(110) comprises a fixed plate(111), a mold plate(114), a stripper plate(115), and an external force applying device(170). One side of the fixed plate is connected to an external resin feeder(160). The mold plate forms an injection molded product. The stripper plate is installed between the fixed plate and the mold plate. The external force applying device provides an external force to the stripper plate to make the stripper plate vibrate.

    Abstract translation: 目的:提供一种横向注射模具系统和使用其的注射成型方法,以通过振动剥离板来减少注射成型的循环时间,使模制产品自由下落。 构成:横向注射模具(110)包括固定板(111),模板(114),剥离板(115)和外力施加装置(170)。 固定板的一侧连接到外部树脂进料器(160)。 模板形成注塑产品。 脱模板安装在固定板和模板之间。 外力施加装置向剥离板提供外力使脱模板振动。

    기판 양면 부착형의 칩 적층 구조를 가지는 반도체 패키지
    2.
    发明公开
    기판 양면 부착형의 칩 적층 구조를 가지는 반도체 패키지 无效
    具有连接在PCB两面的芯片堆叠结构的半导体封装

    公开(公告)号:KR1020060034412A

    公开(公告)日:2006-04-24

    申请号:KR1020040083425

    申请日:2004-10-19

    CPC classification number: H01L25/074 H01L23/28 H01L23/49816 H01L24/44

    Abstract: 본 발명은 기판 양면 부착형의 칩 적층 구조를 가지는 반도체 패키지에 관한 것이다. 본 발명에 따른 반도체 패키지는 인쇄회로기판의 양면에 각각 집적회로 칩이 부착되어 칩 적층 구조를 이룬다. 아래쪽 칩은 기판의 하부 홈 안에 삽입되어 기판 밑면에 부착되며, 위쪽 칩은 기판의 상부 홈을 가리지 않도록 아래쪽 칩과 직각 방향으로 배치된다. 아래쪽 칩은 기판의 상부 홈을 통과하는 금속 와이어를 통하여 기판 윗면과 전기적으로 연결되고, 위쪽 칩은 금속 와이어를 통하여 역시 기판 윗면과 연결된다. 이러한 칩 적층 구성은 접착제 안에 보이드가 생기는 종래의 현상을 방지할 수 있다.
    적층 칩 패키지, 에폭시 접착제(epoxy adhesive), 스페이서(spacer), 보이드(void), 기판 홈

    적층칩 패키지 및 그 제조 방법
    3.
    发明公开
    적층칩 패키지 및 그 제조 방법 无效
    具有堆叠块的半导体封装及其制造方法

    公开(公告)号:KR1020050119386A

    公开(公告)日:2005-12-21

    申请号:KR1020040044458

    申请日:2004-06-16

    CPC classification number: H01L25/074 H01L23/49816 H01L24/12 H01L24/44

    Abstract: 본 발명은 복수의 반도체칩이 적층된 적층칩 패키지 및 그 제조 방법에 관한 것으로, 상하 방향으로 관통되는 하나 이상의 기판 홀(hole)이 마련된 기판, 제1본딩패드를 포함하고 그 제1본딩패드가 그 기판을 향하도록 그 기판에 실장되는 제1반도체칩, 제2본딩패드를 포함하고 그 제2본딩패드가 배치된 면의 반대면이 그 제1반도체칩을 향하도록 그 제1반도체칩에 실장되는 제2반도체칩, 그 기판 홀을 관통하여 그 기판과 그 제1본딩패드를 연결하는 제1본딩와이어 및 그 기판과 그 제2본딩패드를 연결하는 제2본딩와이어를 포함하는 구성을 특징으로 한다.
    이에 따라, 적층된 반도체칩들 사이에 본딩와이어가 개재되지 않으므로 칩 실장시 가해지는 가압력으로 인한 종래의 본딩와이어의 손상이 억제되고, 본딩와이어들이 서로 인접해 있지 아니하는 구조가 되므로 EMC몰딩시 액상 봉지재의 유동(流動)이 있더라도 종래의 와이어 스위핑(wire sweeping) 문제가 발생되지 않으며, 적층된 반도체칩 사이의 접착제 내부에 본딩와이어가 내재될 여지가 없으므로 그 접착제의 두께 조절이 용이하여 종래의 에폭시 보이드(epoxy void) 문제가 배제되어 칩 크랙(chip crack) 현상이 발생되지 않는다.

    반도체 패키지 경화 장치
    4.
    发明公开
    반도체 패키지 경화 장치 无效
    半导体封装系统

    公开(公告)号:KR1020050116021A

    公开(公告)日:2005-12-09

    申请号:KR1020040040906

    申请日:2004-06-04

    Abstract: 몰딩(molding) 공정이 완료된 반도체 패키지 유입시 챔버 내부의 온도 급락을 방지할 수 있는 반도체 패키지 경화 장치를 개시한다. 본 발명에 따른 반도체 패키지 경화 장치는, 몰딩 공정이 끝난 반도체 패키지를 유입시키는 제1 도어를 포함하는 대기형 챔버, 그 후단에 제2 도어를 사이에 두고 설치되는 경화 공정용 챔버, 및 순환 공기를 통해 경화 공정용 챔버 내의 온도를 높이는 송풍구를 포함한다.

    사출 금형 및 이를 이용하는 사출 성형 방법
    5.
    发明授权
    사출 금형 및 이를 이용하는 사출 성형 방법 有权
    注射模具和注射成型方法

    公开(公告)号:KR100933717B1

    公开(公告)日:2009-12-24

    申请号:KR1020090044192

    申请日:2009-05-20

    Abstract: PURPOSE: An injection mold and an injection molding method using the same are provided to reduce the consumption of resin by separating a gate molded product and an injection-molded product within the mold. CONSTITUTION: An injection mold comprises an extension pipe(2) which is installed inside the mold and provided with a nozzle(3) on one end thereof, a nozzle location holder plate(11) with a nozzle insertion groove(12), a gate lock pin holder plate(14) which is installed under the extension pipe and the nozzle location holder plate and includes a gate lock pin(13) coupled with a gate molded product to separate the gate molded product from an injection-molded product, a gate stripper plate(19) which is installed under the gate lock pin holder plate and separates the gate molded product from the nozzle, and upper and lower templates(25,27) which are formed under the gate stripper plate to form a cavity(26) corresponding to the product shape.

    Abstract translation: 目的:提供一种注射模具和使用其的注射成型方法,以通过在模具内分离浇注模制产品和注模产品来减少树脂的消耗。 构成:注射模具包括延伸管(2),该延伸管(2)安装在模具内部并在其一端上设置有喷嘴(3),具有喷嘴插入槽(12)的喷嘴位置保持板(11) 锁定销托架板(14),其安装在延伸管下方和喷嘴位置保持板上,并且包括与门模制产品耦合的门锁销(13),以将浇注模制产品与注射成型产品分离, 剥离板(19),其安装在闸锁销保持板下方并将浇口模制产品与喷嘴分离,以及形成在闸板剥离板下方形成空腔(26)的上模板(25,27) 对应产品形状。

    히터블록 온도감지센서를 갖는 와이어 본딩 장치
    6.
    发明公开
    히터블록 온도감지센서를 갖는 와이어 본딩 장치 无效
    具有传感器用于感应加热器块温度的接线装置

    公开(公告)号:KR1020060034413A

    公开(公告)日:2006-04-24

    申请号:KR1020040083427

    申请日:2004-10-19

    Abstract: 본 발명은 반도체 칩이 실장된 칩 실장 프레임이 탑재되어 반도체 칩과 칩 실장 프레임에 열을 전달해주는 히터블록과, 그 히터블록이 고정되는 히터블록 바디와, 히터블록 바디에 설치되어 열을 전달하는 히터 카트리지와, 와이어 본딩이 필요한 부분을 개방시키며 히터블록에 탑재된 칩 실장 프레임을 고정시키는 윈도우 클램프, 및 반도체 칩과 칩 실장 프레임을 와이어 본딩하는 캐필러리를 갖는 와이어 본딩 장치에 있어서, 상기 히터블록 바디에 히터블록과 접촉되어 히터블록 온도를 감지하는 온도감지센서와 그 온도감지센서로부터 측정된 온도와 설정 온도를 비교하여 오프셋 조정을 하는 제어 유닛을 구비하는 것을 특징으로 한다. 이에 따르면, 히터블록의 온도가 실시간으로 자동 검출 및 오프셋 조정이 이루어질 수 있어서, 와이어 본딩에 필요한 온도 조건을 정확하게 가해줄 수 있게 되어 볼 형성 불량이나, 와이어 끊어짐, 접착력 약화 등의 불량 발생을 방지함으로써 와이어 본딩의 품질을 최적화 및 안정화시킬 수 있다. 또한 윈도우 클램프나 히터블록 등 부품의 분해 결합이 불필요하여 안전 사고를 사전에 예방할 수 있으며 생산성을 향상시킬 수 있다.
    와이어본더, 와이어본딩, 히터블록, 온도감지센서, 접촉식

    테스트 핸들러의 온도 시뮬레이션 장치
    7.
    发明公开
    테스트 핸들러의 온도 시뮬레이션 장치 无效
    用于模拟测试处理温度的装置

    公开(公告)号:KR1020060071554A

    公开(公告)日:2006-06-27

    申请号:KR1020040110173

    申请日:2004-12-22

    Abstract: 써모커플 센서와 매치 플레이트 보드가 일체로 형성되어 있는 테스트 핸들러의 온도 시뮬레이션 장치에 관하여 개시한다. 본 발명에 따른 테스트 핸들러의 온도 시뮬레이션 장치는 써모커플 코넥터를 통하여 상기 테스트 챔버의 트레이 홈에 접속 가능한 매치 플레이트 보드와, 상기 매치 플레이트 보드에 부착되어 있는 써모커플 헤드와, 매치 플레이트 보드에 설치되어 있는 써모커플 센서와, 상기 써모커플 센서로부터 얻어지는 온도 정보를 자동 검출 및 저장하는 자동 온도 리코더 시스템을 포함한다.
    테스트 핸들러, 온도, 시뮬레이션, 매치 플레이트, 써모커플 센서. 트레이

    배면 부착형의 칩 적층 구조를 가지는 반도체 패키지
    8.
    发明公开
    배면 부착형의 칩 적층 구조를 가지는 반도체 패키지 无效
    具有背对背芯片堆叠结构的半导体封装

    公开(公告)号:KR1020060036126A

    公开(公告)日:2006-04-28

    申请号:KR1020040083426

    申请日:2004-10-19

    CPC classification number: H01L25/074 H01L23/28 H01L23/538 H01L24/12

    Abstract: 본 발명은 배면 부착형의 칩 적층 구조를 가지는 반도체 패키지에 관한 것이다. 본 발명에 따른 반도체 패키지는 집적회로 칩의 배면끼리 서로 부착되어 칩 적층 구조를 이룬다. 아래쪽 칩은 활성면이 아래를 향하도록 기판 윗면에 부착되며, 위쪽 칩은 배면이 아래쪽 칩의 배면에 맞닿도록 아래쪽 칩 위에 부착된다. 아래쪽 칩은 기판의 중앙 홈을 통과하는 금속 와이어에 의하여 중앙 홈에 인접한 기판 밑면과 전기적으로 연결되고, 위쪽 칩은 금속 와이어를 통하여 기판 윗면과 연결된다. 이러한 칩 적층 구성은 아래쪽 금속 와이어의 길이가 대폭 줄어들기 때문에 종래의 와이어 휩쓸림이나 와이어 처짐 현상을 방지할 수 있다.
    적층 칩 패키지, 센터 패드형 칩, 와이어 휩쓸림(wire sweeping), 와이어 처짐(wire sagging), 기판 중앙 홈

Patent Agency Ranking