公开(公告)号：KR1020140142423A

公开(公告)日：2014-12-12

申请号：KR1020130063573

申请日：2013-06-03

Applicant: 삼성전자주식회사

Inventor： 정재엽 ,  강희수 ,  홍수헌

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/76224 ,  H01L29/785

Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 장변과 단변을 포함하는 핀; 상기 장변과 접하도록 형성된 제1 트렌치; 상기 제1 트렌치의 적어도 일부에 형성된 제1 필드 절연막; 상기 단변과 접하도록 형성된 제2 트렌치; 및 상기 제2 트렌치의 적어도 일부에 형성된 제2 필드 절연막을 포함하고, 상기 핀의 상면에서 상기 제1 트렌치의 바닥면까지의 제1 길이와, 상기 핀의 상면에서 상기 제2 트렌치의 바닥면까지의 제2 길이가 서로 다르다.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括一个包括长边和短边的引脚，与长边接触的第一沟槽，形成在第一沟槽的一部分上的第一场绝缘层，位于第一沟槽的一部分上的第二沟槽 与短边接触，第二场绝缘层形成在第二沟槽的一部分上。 从销的上侧到第一沟槽的底部的第一长度不同于从销的上侧到第二沟槽的底部的第二长度。

公开(公告)号：KR1020140075849A

公开(公告)日：2014-06-20

申请号：KR1020120138132

申请日：2012-11-30

Applicant: 삼성전자주식회사

Inventor： 마에다,시지노부 ,  강희수 ,  심상필 ,  홍수헌

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0692 ,  B82Y10/00 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7848 ,  H01L29/785

Abstract: A semiconductor device and a fabricated method thereof are provided. The semiconductor device includes a first multichannel active pattern which is formed on a substrate, a first normal gate which is formed on the substrate to intersect with the first multichannel active pattern, a field insulating layer which is formed on the substrate, a dummy gate which is formed on the field insulating layer. The upper surface of at least parts of the field insulating layer is higher than the bottom surface of the first normal gate.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括形成在衬底上的第一多通道有源图案，形成在衬底上以与第一多通道有源图案交叉的第一正常栅极，形成在衬底上的场绝缘层，虚拟栅极， 形成在场绝缘层上。 场绝缘层的至少一部分的上表面高于第一正常栅极的底面。