-
公开(公告)号：KR102214023B1
公开(公告)日：2021-02-09
申请号：KR1020140172421
申请日：2014-12-03
Applicant: 삼성전자주식회사
IPC: H01L29/786
Abstract: 누설전류를경감시켜동작성능을향상시킨반도체장치를제공하는것이다. 상기반도체장치는제1 다채널액티브패턴, 상기제1 다채널액티브패턴의주변에배치되고, 제1 영역과제2 영역을포함하는필드절연막으로, 상기제1 영역의상면은상기제1 다채널액티브패턴의상면및 상기제2 영역의상면보다위로돌출되는필드절연막, 상기필드절연막상에, 상기제1 다채널액티브패턴과교차하는제1 게이트전극, 및상기제1 게이트전극과상기필드절연막의제1 영역사이에배치되고, 제1 패싯(facet)을포함하는제1 소오스/드레인으로, 상기제1 패싯은상기제1 다채널액티브패턴의상면보다낮은상기필드절연막의제1 영역으로부터시작되는제1 소오스/드레인을포함한다.
-
公开(公告)号：KR1020170104282A
公开(公告)日：2017-09-15
申请号：KR1020160027138
申请日：2016-03-07
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/8234 , H01L29/417 , H01L29/66
CPC classification number: H01L29/7854 , H01L21/823431 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823878 , H01L21/845 , H01L27/0886 , H01L27/0924 , H01L27/1211 , H01L29/0649 , H01L29/0847 , H01L29/16 , H01L29/1608 , H01L29/161 , H01L29/66818 , H01L29/7843 , H01L29/7846
Abstract: 집적회로소자는일직선상에서연장되는한 쌍의핀형활성영역과, 분리영역에형성된핀 분리용절연구조물을포함한다. 한쌍의핀형활성영역은핀 분리영역의일부를한정하는제1 챔퍼코너를가지는제1 핀형활성영역을포함한다. 핀분리용절연구조물은한 쌍의핀형활성영역각각의측벽을덮는하부절연패턴과, 하부절연패턴위에서제1 챔퍼코너의적어도일부를덮고한 쌍의핀형활성영역각각의상면보다높은레벨의상면을가지는상부절연패턴을포함한다.
Abstract translation: 该集成电路器件包括在直线上延伸的一对钉扎有源区和在隔离区中形成的用于引脚分离的绝缘结构。 该对被钉扎的有源区域包括具有限定钉扎区域的一部分的第一倒角的第一钉扎有源区域。 去除绝缘结构用于销，一对销状的有源区的每一个的下部覆盖上至少第一倒角一对销形的有效区的侧壁绝缘图案和下部绝缘图案的高级别顶表面比所述顶表面的覆盖角的部 该分支包括上绝缘图案。
-
公开(公告)号：KR1020170027048A
公开(公告)日：2017-03-09
申请号：KR1020150123466
申请日：2015-09-01
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L27/0886 , H01L21/823481 , H01L29/0847 , H01L29/408 , H01L29/42376 , H01L29/4238
Abstract: 칩의이용면적을높이고집적도를향상시킬수 있는반도체장치를제공하는것이다. 상기반도체장치는, 서로간에단변을마주하고, 서로간에이격되는제1 핀형패턴및 제2 핀형패턴, 상기제1 핀형패턴및 상기제2 핀형패턴의주변에배치되는제1 필드절연막, 상기제1 핀형패턴및 상기제2 핀형패턴사이에배치되는제2 필드절연막및 제3 필드절연막으로, 상기제2 및제3 필드절연막의상면은각각상기제1 필드절연막의상면보다위로돌출되는제2 및제3 필드절연막, 상기제1 핀형패턴상에, 상기제1 핀형패턴과교차하는제1 게이트, 상기제2 필드절연막상에형성되는제2 게이트, 및상기제3 필드절연막상에형성되는제3 게이트을포함하되, 상기제1 게이트및 상기제2 게이트사이의이격된거리는상기제2 게이트및 상기제3 게이트사이의이격된거리와동일하다.
Abstract translation: 一种半导体器件，包括：第一鳍状图案和第二鳍状图案，其具有彼此相对的彼此分离的短边;第一场绝缘层，其围绕第一鳍状图案和第二鳍状图案;第二场隔绝 层和第三场绝缘层，位于第一鳍状图案和第二鳍状图案之间，形成在第一鳍状图案上以与第一鳍状图案相交的第一栅极，形成在第二场绝缘层上的第二栅极 以及形成在第三场绝缘层上的第三栅极，其中第二和第三场绝缘层的上表面比第一场绝缘层的上表面进一步向上突出，并且第一栅极和第二栅极之间的距离 栅极等于第二栅极和第三栅极之间的距离。
-
公开(公告)号：KR1020160107010A
公开(公告)日：2016-09-13
申请号：KR1020150029864
申请日：2015-03-03
Applicant: 삼성전자주식회사
Inventor： 정재엽
IPC: H01L29/78
CPC classification number: H01L27/1104 , H01L27/0207 , H01L29/0649 , H01L29/0657 , H01L29/66818 , H01L29/7851 , H01L29/7854 , H01L29/7855 , H01L29/7831
Abstract: 집적회로소자는제1 영역및 제2 영역을가지는기판과, 제1 영역에서기판으로부터제1 방향으로돌출되는제1 탑부분을포함하는제1 핀형활성영역과, 제2 영역에서기판으로부터제1 방향으로돌출되고제1 탑부분의높이보다더 큰높이를가지는제2 탑부분을포함하는제2 핀형활성영역을포함한다.
Abstract translation: 集成电路器件包括：具有第一区域和第二区域的衬底; 第一鳍状有源区，包括从第一区域中的基板沿第一方向突出的第一顶部; 以及第二鳍状有源区，包括第二顶部，其在所述第二区域中从所述基板沿所述第一方向突出并且具有比所述第一顶部更大的高度。 根据本发明，集成电路器件可以提高执行不同功能的每个多栅极晶体管的性能。
-
公开(公告)号：KR1020150061698A
公开(公告)日：2015-06-05
申请号：KR1020130145486
申请日：2013-11-27
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66795 , H01L21/823431 , H01L21/823481 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: 반도체장치가제공된다. 반도체장치는, 기판으로부터돌출된형상으로제1 방향으로정렬되어연장되고, 상기제1 방향으로서로이격되는제1 및제2 핀, 상기제1 및제2 핀사이에, 상기제1 방향과교차하는제2 방향으로연장되어배치된필드절연막, 상기필드절연막상에형성된식각정지막패턴, 및상기식각정지막패턴상에형성된더미게이트(dummy gate) 구조체를포함한다.
Abstract translation: 提供半导体器件。 半导体器件包括延伸成在第一方向上以从基板突出的形状延伸并在第一方向上彼此分离的第一和第二销钉; 场绝缘膜，沿与第一和第二销之间的第一方向交叉的第二方向延伸; 形成在所述绝缘膜上的蚀刻停止膜图案; 以及形成在蚀刻停止膜图案上的虚拟栅极结构。
-
Patent Agency Ranking
公开(公告)号：KR1020150000947A
公开(公告)日：2015-01-06
申请号：KR1020130073231
申请日：2013-06-25
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823431 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/02532 , H01L21/28518 , H01L21/32139 , H01L21/823418 , H01L21/823437 , H01L27/0886 , H01L29/66545 , H01L29/7831 , H01L29/7855 , H01L29/785 , H01L21/302 , H01L29/7802
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 장변과 단변을 포함하는 핀 영역을 구비하고, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역의 단변에 인접하여 배치된 제1 필드 절연막과, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역 영역의 장변에 인접하여 배치된 제2 필드 절연막을 구비하고, 제1 필드 절연막 상에 배치된 에치 베리어 패턴을 구비하고, 핀 영역의 상면 및 상기 장변의 측면들을 감싸며, 핀 영역과 제2 필드 절연막 상에 배치된 제1 게이트를 구비하고, 제1 필드 절연막을 오버랩하며 에치 베리어 패턴 상에 배치된 제2 게이트를 구비하는 반도체 장치가 제공된다,
Abstract translation: 本发明提供一种半导体器件及其制造方法。 提供了包括具有长边和短边的鳍片区域的半导体器件，具有比翅片区域的上侧低的上侧的布置在第一场绝缘膜的短边的第一场绝缘膜 第二场绝缘膜，其具有比所述鳍片区域的上侧低的上侧，并且布置在所述鳍片区域的长边附近，设置在所述第一场隔离膜上的蚀刻阻挡图案， 围绕所述鳍片区域的上侧和所述长边的侧面并且布置在所述鳍片区域和所述第二场隔离膜之间的第一栅极以及与所述第一场隔离膜重叠并且布置在所述第二栅极绝缘膜上的第二栅极 蚀刻阻挡图案。
-
-
-
公开(公告)号：KR1020160103424A
公开(公告)日：2016-09-01
申请号：KR1020150025919
申请日：2015-02-24
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L21/823481 , H01L21/8232 , H01L21/823412 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L27/0886 , H01L27/0924 , H01L27/10879 , H01L29/0649 , H01L29/0843 , H01L29/1033 , H01L29/41791 , H01L29/785 , H01L29/7855 , H01L29/7831
Abstract: 집적회로소자는서로다른도전형채널영역을가지는제1 핀형활성영역의양 측벽을덮는제1 소자분리막및 제2 소자분리막을포함한다. 제1 소자분리막과제2 소자분리막은서로다른적층구조를가진다. 집적회로소자를제조하기위하여제1 핀형활성영역및 제2 핀형활성영역을형성한후, 제1 핀형활성영역의양 측벽을덮는제1 소자분리막과제2 핀형활성영역의양 측벽을덮는제2 소자분리막을형성한다. 제1 소자분리막및 제2 소자분리막은서로다른적층구조를가지도록형성한다.
Abstract translation: 集成电路器件包括具有不同导电类型沟道区的第一和第二鳍状有源区，其中第一器件隔离层覆盖第一鳍式有源区的两个侧壁，第二器件隔离层覆盖第二鳍的两个侧壁 型活性区。 第一器件隔离层和第二器件隔离层具有不同的堆叠结构。 为了制造集成电路器件，覆盖第一鳍式有源区的两个侧壁的第一器件隔离层和覆盖第二鳍式有源区的人行道的第二器件隔离层在第一鳍式有源区 并形成第二鳍型有源区。 第一器件隔离层和第二器件隔离层形成为具有不同的堆叠结构。
-
公开(公告)号：KR1020160066958A
公开(公告)日：2016-06-13
申请号：KR1020140172421
申请日：2014-12-03
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/7848 , H01L27/0886 , H01L29/785 , H01L29/78696 , H01L29/78606 , H01L29/78618
Abstract: 누설전류를경감시켜동작성능을향상시킨반도체장치를제공하는것이다. 상기반도체장치는제1 다채널액티브패턴, 상기제1 다채널액티브패턴의주변에배치되고, 제1 영역과제2 영역을포함하는필드절연막으로, 상기제1 영역의상면은상기제1 다채널액티브패턴의상면및 상기제2 영역의상면보다위로돌출되는필드절연막, 상기필드절연막상에, 상기제1 다채널액티브패턴과교차하는제1 게이트전극, 및상기제1 게이트전극과상기필드절연막의제1 영역사이에배치되고, 제1 패싯(facet)을포함하는제1 소오스/드레인으로, 상기제1 패싯은상기제1 다채널액티브패턴의상면보다낮은상기필드절연막의제1 영역으로부터시작되는제1 소오스/드레인을포함한다.
Abstract translation: 本公开通过减少漏电流来提供具有改进的操作性能的半导体器件。 半导体器件包括第一多沟道有源图案，设置在第一多通道有源图案周围的场绝缘层，并且包括第一区域和第二区域，第一区域具有高于顶部表面的顶表面 所述第一多沟道有源图案和所述第二区域的顶表面，所述场绝缘层上的与所述第一多通道有源图案相交的第一栅极电极和设置在所述第一栅极电极与所述第一栅极电极之间的第一源极/漏极 并且包括第一刻面，所述第一刻面从场绝缘层的比第一多通道活性图案的顶表面低的第一区域开始。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.023 seconds)
