-
-
公开(公告)号：KR1020150061698A
公开(公告)日：2015-06-05
申请号：KR1020130145486
申请日：2013-11-27
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66795 , H01L21/823431 , H01L21/823481 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: 반도체장치가제공된다. 반도체장치는, 기판으로부터돌출된형상으로제1 방향으로정렬되어연장되고, 상기제1 방향으로서로이격되는제1 및제2 핀, 상기제1 및제2 핀사이에, 상기제1 방향과교차하는제2 방향으로연장되어배치된필드절연막, 상기필드절연막상에형성된식각정지막패턴, 및상기식각정지막패턴상에형성된더미게이트(dummy gate) 구조체를포함한다.
Abstract translation: 提供半导体器件。 半导体器件包括延伸成在第一方向上以从基板突出的形状延伸并在第一方向上彼此分离的第一和第二销钉; 场绝缘膜，沿与第一和第二销之间的第一方向交叉的第二方向延伸; 形成在所述绝缘膜上的蚀刻停止膜图案; 以及形成在蚀刻停止膜图案上的虚拟栅极结构。
-
公开(公告)号：KR1020150022091A
公开(公告)日：2015-03-04
申请号：KR1020130099402
申请日：2013-08-22
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/0886 , H01L21/823412 , H01L21/823425 , H01L21/823431 , H01L21/823481 , H01L29/785 , H01L29/42356 , H01L2029/7858
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 길이 방향으로 나란한 제1 핀, 제2 핀 및 제3 핀; 상기 제1 핀과 상기 제2 핀 사이에 형성된, 제1 깊이의 제1 트렌치; 상기 제1 트렌치 내에 형성된 제1 필드 절연막; 상기 제1 핀과 상기 제3 핀 사이에 형성된, 상기 제1 깊이보다 깊은 제2 깊이의 제2 트렌치; 및 상기 제2 트렌치 내에 형성된 제2 필드 절연막을 포함하고, 상기 제1 필드 절연막의 상면은, 상기 제1 핀의 상면보다 같거나 높다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括沿长度方向布置的第一引脚，第二引脚，第三引脚， 形成在第一销和第二销之间的第一深度的第一沟槽; 形成在所述第一沟槽中的第一场绝缘层; 形成在所述第一销和所述第二销之间并具有比第一深度更深的第二深度的第二沟槽; 以及形成在所述第二沟槽中的第二场绝缘层。 第一场绝缘层的上侧与第一引脚的上侧相同或者更高。
-
公开(公告)号：KR1020150000947A
公开(公告)日：2015-01-06
申请号：KR1020130073231
申请日：2013-06-25
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823431 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/02532 , H01L21/28518 , H01L21/32139 , H01L21/823418 , H01L21/823437 , H01L27/0886 , H01L29/66545 , H01L29/7831 , H01L29/7855 , H01L29/785 , H01L21/302 , H01L29/7802
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 장변과 단변을 포함하는 핀 영역을 구비하고, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역의 단변에 인접하여 배치된 제1 필드 절연막과, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역 영역의 장변에 인접하여 배치된 제2 필드 절연막을 구비하고, 제1 필드 절연막 상에 배치된 에치 베리어 패턴을 구비하고, 핀 영역의 상면 및 상기 장변의 측면들을 감싸며, 핀 영역과 제2 필드 절연막 상에 배치된 제1 게이트를 구비하고, 제1 필드 절연막을 오버랩하며 에치 베리어 패턴 상에 배치된 제2 게이트를 구비하는 반도체 장치가 제공된다,
Abstract translation: 本发明提供一种半导体器件及其制造方法。 提供了包括具有长边和短边的鳍片区域的半导体器件，具有比翅片区域的上侧低的上侧的布置在第一场绝缘膜的短边的第一场绝缘膜 第二场绝缘膜，其具有比所述鳍片区域的上侧低的上侧，并且布置在所述鳍片区域的长边附近，设置在所述第一场隔离膜上的蚀刻阻挡图案， 围绕所述鳍片区域的上侧和所述长边的侧面并且布置在所述鳍片区域和所述第二场隔离膜之间的第一栅极以及与所述第一场隔离膜重叠并且布置在所述第二栅极绝缘膜上的第二栅极 蚀刻阻挡图案。
-
公开(公告)号：KR1020140088419A
公开(公告)日：2014-07-10
申请号：KR1020130000276
申请日：2013-01-02
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: Provided is a field effect transistor. An active region protrudes from a substrate. A gate electrode is provided on the active region. Source drain regions are arranged on both sides of the active region. The lower width of the gate electrode is wider than the upper width of the gate electrode.
Abstract translation: 提供了场效应晶体管。 有源区从基板突出。 在有源区上设置栅极电极。 源极漏极区域布置在有源区域的两侧。 栅电极的较低宽度比栅电极的上宽度宽。
-
Patent Agency Ranking
-
-
-
-
公开(公告)号：KR1020150139281A
公开(公告)日：2015-12-11
申请号：KR1020140067691
申请日：2014-06-03
Applicant: 삼성전자주식회사
Abstract: 정전기보호소자는제1 방향으로연장되는액티브핀을포함하는기판, 제1 방향과일정한각도를이루는제2 방향으로각각연장되어액티브핀을부분적으로감싸는복수개의게이트구조물들, 게이트구조물들사이의액티브핀 부분에형성된리세스상에성장한에피택시얼층, 에피택시얼층 하부에형성되며, 제1 방향을따라중앙부의두께가가장자리부의두께보다두껍도록액티브핀에형성된불순물영역, 및불순물영역의중앙부에오버랩되도록에피택시얼층의상면에접촉하여외부전압이인가되는콘택플러그를포함한다.
Abstract translation: 静电保护装置包括：基板，包括沿第一方向延伸的活动翅片; 多个栅极结构在第二方向上分别延伸以与第一方向形成恒定的角度，并且部分地覆盖活动鳍片; 外延层，其生长在形成在栅极结构之间的有源鳍部中的凹部上; 形成在所述外延层的下部，并且其中中心单元的厚度形成为比边缘单元的厚度厚的杂质区; 以及与外延层的上表面接触以与杂质区域的中心单元重叠并且施加外部电力的接触插塞。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
