-
公开(公告)号：KR100161409B1
公开(公告)日：1998-12-01
申请号：KR1019950013691
申请日：1995-05-29
Applicant: 삼성전자주식회사
IPC: H01L29/00
CPC classification number: H01L21/823892
Abstract: 신규한 반도체장치의 제조방법이 개시되어 있다. 통상의 리트로그레이드 웰 형성을 위하여 사용하는 다수의 이온주입 공정에서, 특히 800 KeV 이상의 고에너지를 사용하는 웰 이온주입 공정을 생략(skip)하고, 400 KeV 이하로 적정화된 공정조건을 사용하는 이온주입 공정을 사용하여 펀치쓰로우 스톱 및 채널 스톱 역할을 동시에 수행하는 웰을 형성한다. 또한, 본 발명의 개선된 웰 프로세스에 의해 제작된 소자의 신뢰성 테스트 결과, 종래기술에 의한 소자와 대비하여 유의차가 없음을 확인하였다. 따라서, 제품의 동작특성 및 신뢰성을 저하시키지 않으면서 공정 단순화 및 생산성을 향상시킬 수 있다.
-
公开(公告)号：KR1019970018572A
公开(公告)日：1997-04-30
申请号：KR1019950031085
申请日：1995-09-21
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 반도체 메모리장치의 커패시터 제조방법에 개시되어 있다. 반도체기판상에 제1절연층, 식각저지층, 및 제2절연층을 차례로 형성하고, 상기 제2절연층 상에 스토리지 전극 패턴을 형성한 다음, 상기 제2절연층의 일부를 등방성 식각한다. 이어서, 상기 결과물 상에 제2도전층을 형성하고, 상기 결과물을 이방성식각한 다음, 상기 제2절연층을 제거하여 상기 스토리지 전극 패턴 및 제2도전층을 구비하는 스토리지 전극을 형성한다. 따라서 커패시터의 유효면적을 증가시킬 수 있다.
-
公开(公告)号：KR1019960043263A
公开(公告)日：1996-12-23
申请号：KR1019950013691
申请日：1995-05-29
Applicant: 삼성전자주식회사
IPC: H01L29/00
Abstract: 신규한 반도체장치의 제조방법이 개시되어 있다. 통상의 리트로그레이트 웰 형성을 위하여 사용하는 다수의 이온주입 공정에서, 특히 800KeV 이상의 고에너지를 사용하는 웰 이온주입 공정을 생략(skip)하고, 400KeV이하로 적정화된 공정조건을 사용하는 이온주입 공정을 사용하여 펀치쓰로우 스톱 및 채널 스톱 역할을 동시에 수행하는 웰을 형성한다. 또한, 본 발명의 개선된 웰 프로세스에 의해 제작된 소자의 신뢰성 테스트 결과, 종래기술에 의한 소자와 대비하여 유의차가 없음을 확인하였다. 따라서, 제품의 동작특성 및 신뢰성을 저하시키지 않으면서 공정 단순화 및 생산성을 향상시킬 수 있다.
-
公开(公告)号：KR1019930011466B1
公开(公告)日：1993-12-08
申请号：KR1019900020720
申请日：1990-12-15
Applicant: 삼성전자주식회사
IPC: H01L29/73
Abstract: This transistor prevents the characteristic shift resulted from the plasma which is generated during the manufacturing process and measures the characteristics of the produced semiconductors. This transistor adds only a substrate diode connected between the P-MOS transistor's gate and the N-type base plate, or between the N-MOS transistor's gate and the P-type base plate to the conventional N-channel transistor or P-channel transistor.
Abstract translation: 该晶体管防止在制造过程中产生的等离子体产生的特性偏移并测量所制造的半导体的特性。 该晶体管仅将连接在P-MOS晶体管的栅极和N型基板之间的衬底二极管，或N-MOS晶体管的栅极和P型基板之间连接到传统的N沟道晶体管或P沟道晶体管 。
-
-
Patent Agency Ranking
公开(公告)号：KR100213014B1
公开(公告)日：1999-08-02
申请号：KR1019940005105
申请日：1994-03-15
Applicant: 삼성전자주식회사
IPC: H04N19/136
CPC classification number: H04N19/14 , H04N19/126 , H04N19/146 , H04N19/152 , H04N19/176 , H04N19/60
Abstract: 본 발명은 데이타형성기, 이산여현변환기, 레이트제어기, 양자화기, 가변장부화기, 엔코더 버퍼를 구비하여 영상신호를 압축하는 부호화장치의 레이트제어장치에 관한 것으로, 양자화기의 출력과 가변장부호화기의 출력을 입력하여 현 화면의 세그먼트의 복잡도를 에측하는 세그먼트 복잡도 예측부와 세그먼트복잡도 예측부의 출력을 입력히여 레이트제어 조정계수를 산출하는 레이트제어 조정계수 산출부와 레이트제어 조정계수와 엔코더 버퍼의 출력상태를 입력하여 기준양자화계수를 산출히는 기준양자화계수 산출부와 데이타형성기의 출력을 입력하여 매크로블럭 별로 활성도를 계산하고, 이를 기준양자화계수 산출부의 출력과 연산하여 양자화계수를 출력하는 활성도계산부를 구비하여 레이트 제어(Rate Contro1)를 수행한다.
-
公开(公告)号：KR1019980025770A
公开(公告)日：1998-07-15
申请号：KR1019960044012
申请日：1996-10-04
Applicant: 삼성전자주식회사
Inventor： 정규환
IPC: G11B20/02
Abstract: 본 발명의 목적은 DVD 시스템에서 외부의 데이터 요청에 즉시 반응하는 버퍼 메모리 관리 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 DVD 기기의 버퍼메모리 관리 장치는 소정의 기능들을 수행하는 동안 데이터를 저장하기 위해 논리적으로 N 개로 분할한 메모리 블록을 갖는 저장 수단과, 상기 저장 수단에 저장된 데이터를 상기 소정의 기능들에 따라 처리하기 위해 상기 저장 수단을 액세스할 위치에 관한 정보를 갖는 카운터 레지스터들과, 상기 카운터 레지스터 값을 판독하여 소정의 규칙에 따라 상기 소정의 기능들을 수행하기 위해 상기 카운터 레지스터 값에 해당하는 상기 저장 수단의 액세스를 인에이블하는 저장수단 상태 체크 수단을 포함하는 것을 특징으로 한다.
본 발명에 따르면 버퍼 메모리 관리 시 분할된 메모리를 모든 과정들(기록, ECC 처리, 출력)에 동시에 액세스할 수 있으므로 모든 과정을 한 사이클 동안에 수행할 수 있기 때문에 사용자가 데이터를 요청할 경우 즉시 응답이 가능하여 시간 압축을 위한 입력 선입선출부가 불필요하므로 빠른 응답과 시스템의 간략화로 시스템 구성 비용을 절감하는 효과가 있다.-
公开(公告)号：KR1019960013062A
公开(公告)日：1996-04-20
申请号：KR1019940025081
申请日：1994-09-30
Applicant: 삼성전자주식회사
Inventor： 정규환
IPC: H04N19/124
Abstract: 양자화 계수값 전송장치를 공개한다. 그 장치는 동화상 부호화장치에 있어서, 임의의 소스화상을 입력으로 제1화상신호를 발생하는 프레임 리오더수단과, 제1화상신호를 입력받아 저장하는 제1저장수단과, 제2화상신호를 저장하고 있는 제2저장수단과, 제1화상신호를 입력받아 벡터 데이타를 검출하고, 화상신호데이타와 벡터 데이타 및 제1데이타를 출력하는 추정수단과, 제2화상신호의 움직임 위치를 보상하여 제3화상신호를 발생하는 적응수단과, 제1화상신호에 제3화상신호를 감산하여 제4화상신호를 발생하는 감산수단과, 제4화상신호에 대하여 이산여현 변환을 수행하여 제2데이타를 발생하는 변환수단과, 제2데이타를 양자화한 후, 양자화 계수를 이전의 양장화 계수와 각각 비교하여 계수들이 서로 같으면 양자화 계수를 전송하지 않고, 양자화 계수의 전송비트수를 줄이기 위하여 르면 차감변조후 가변장부호화하여 전송할 양자화 계수값을 발생하는 양자화 및 부호화수단을 구비하는 것을 특징으로 하고, 종래에는 상술한 현재의 전송할 양자화 계수값과 이전의 양자화 계수값을 비교하여 다른 경우에는 현재의 MB의 양자화 계수값을 그대로 전송하였으나 본 발명에 따른 양자화 계수값 전송장치는 현재의 MB와 이전의 MB 양자화 계수값들을 DPCM후 가변장 부호화하여 효율적으로 전송함으로서, 전송시에 비트수를 감소시켜 고능률의 부호화가 가능하도록 하는 효과가 있다.
-
公开(公告)号：KR1019950028521A
公开(公告)日：1995-10-18
申请号：KR1019940005105
申请日：1994-03-15
Applicant: 삼성전자주식회사
IPC: H04N19/136
-
公开(公告)号：KR100500443B1
公开(公告)日：2005-07-12
申请号：KR1020020079629
申请日：2002-12-13
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/66492 , H01L29/66553 , H01L29/6659 , H01L29/66621 , H01L29/7834
Abstract: 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법을 제공한다. 상기 모스 트랜지스터는 반도체기판의 소정영역에 형성되어 활성영역을 한정하는 소자분리막 및 상기 활성영역 내에 형성된 2중(double) 트렌치 영역들을 구비한다. 상기 2중 트렌치 영역들은 상기 활성영역을 가로지르는 상부 트렌치 영역 및 상기 상부 트렌치 영역의 아래에 위치하는 하부 트렌치 영역으로 구성된다. 상기 상부 트렌치 영역의 측벽들은 스페이서로 덮여지고, 상기 하부 트렌치 영역은 상기 스페이서를 식각 마스크로 사용하여 상기 상부 트렌치 영역 내의 반도체기판을 식각함으로써 형성된다. 상기 상부 트렌치 영역 및 하부 트렌치 영역은 절연된 게이트 전극으로 채워진다. 또한, 상기 상부 트렌치 영역의 양 옆에 위치하는 활성영역 내에 상기 스페이서와 접촉하는 고농도 소오스/드레인 영역들이 형성된다. 따라서, 본 발명에 따른 모스 트랜지스터의 유효채널 길이(effective channel length)는 상기 하부 트렌치 영역의 크기(dimension)에 따라 결정된다. 결과적으로, 후속의 열처리 공정 동안 상기 고농도 소오스/드레인 영역들이 추가로 확산될지라도, 상기 유효채널 길이의 변동을 최소화시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.02 seconds)
