公开(公告)号：KR101463109B1

公开(公告)日：2014-11-20

申请号：KR1020120119405

申请日：2012-10-26

Applicant: 성균관대학교산학협력단

Inventor： 염근영 ,  전민환 ,  김경남 ,  김회준 ,  김태형

IPC: H05H1/34 ,  H05H1/46 ,  H01L21/3065

Abstract: 플라스마 발생 장치가 개시되며, 상기 플라스마 발생 장치는 멀티전극에 인가되는 펄스 신호를 통해 플라스마를 발생시키는 본체부; 상기 멀티전극에 각각 서로 상이한 주파수를 가지는 펄스 신호를 인가하는 소스 파워; 상기 소스 파워에 인가되는 클럭 신호를 조절하여 상기 멀티전극에 각각 인가되는 펄스 신호를 서로 동기화시키는 주 제어부를 포함하되, 상기 주 제어부는 상기 소스 파워에 인가되는 펄스 신호를 제어하여 상기 플라스마의 특성을 조절한다.

公开(公告)号：KR1020110098199A

公开(公告)日：2011-09-01

申请号：KR1020100017680

申请日：2010-02-26

Applicant: 성균관대학교산학협력단

Inventor： 염근영 ,  강세구 ,  전민환 ,  박종윤 ,  박병재 ,  연제관

IPC: H01L21/3065 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01J37/32146 ,  H01J37/32091 ,  H01J37/32706 ,  H01L43/12 ,  H01L21/67063

Abstract: 본 발명은 식각 방법에 관한 것이다. 본 발명에 의하면, RF 파워를 온 주기 및 오프 주기를 반복하고, 기재(substrate)에 상기 온 주기 및 오프 주기에 대응하여 각각 마이너스 파워 주기 및 플러스 파워 주기를 반복하여 상기 기재 상의 피식각물을 식각하는 식각 방법이 제공된다.

Abstract translation: 蚀刻方法技术领域本发明涉及蚀刻方法。 根据本发明，重复的RF电源接通周期和关断周期，响应于所述导通周期和截止周期，其中，所述基体材料（基材）的每个重复负功率周期和在衬底上蚀刻的蚀刻gakmul的正功率周期 提供蚀刻方法。

公开(公告)号：KR1020120086938A

公开(公告)日：2012-08-06

申请号：KR1020110008303

申请日：2011-01-27

Applicant: 성균관대학교산학협력단

Inventor： 염근영 ,  강세구 ,  박종윤 ,  전민환 ,  연제관

IPC: G11C11/15 ,  H01L21/8247 ,  H01L27/115

CPC classification number: G11C11/161 ,  G11C11/15 ,  H01L27/228 ,  H01L43/08 ,  H01L43/12

Abstract: PURPOSE: A method for manufacturing a magnetic random access memory is provided to improve the reliability of a device by removing the metal residue in a sidewall of an MTJ structure. CONSTITUTION: A laminate structure(40) with an MTJ structure is formed on a substrate. Laminate patterns with the MTJ structure are formed by patterning the laminate structure. Metal residue accumulated in the sidewalls of the laminate patterns are etched by using neutral beams(NB1,NB2).

Abstract translation: 目的：提供一种用于制造磁性随机存取存储器的方法，通过去除MTJ结构的侧壁中的金属残渣来提高器件的可靠性。 构成：在基板上形成具有MTJ结构的层叠结构（40）。 通过图案化层压结构形成具有MTJ结构的层压图案。 通过使用中性光束（NB1，NB2）蚀刻积聚在层叠图案的侧壁中的金属残留物。

公开(公告)号：KR1020110098307A

公开(公告)日：2011-09-01

申请号：KR1020100017864

申请日：2010-02-26

Applicant: 성균관대학교산학협력단

Inventor： 염근영 ,  강세구 ,  전민환 ,  박종윤 ,  박병재 ,  연제관

IPC: H01L21/205

CPC classification number: H01L21/32055 ,  C23C16/505 ,  H01L21/265

Abstract: 본 발명은 반도체 기판 및 이의 제조 방법에 관한 것으로, 본 발명은 저온에서 반도체막의 증착이 이루어져, 결정질 및 비정질이 혼재된 반도체막을 형성할 수 있는 반도체 기판 및 이의 제조 방법을 제공한다.
따라서, 전기적 특성이 우수한 결정질 비정질이 혼재된 반도체막을 형성하는 것이 가능하다.