公开(公告)号：KR100957763B1

公开(公告)日：2010-05-12

申请号：KR1020060111787

申请日：2006-11-13

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/108

Abstract: 박막형 다층 세라믹 커패시터 및 그 제조 방법을 개시한다. 본 발명에 따른 박막형 다층 세라믹 커패시터는, 복수개의 홀이 형성된 상면을 갖는 기판과, 상기 홀을 따라 상기 기판 상면으로부터 순차적으로 적층된 3층 이상의 전극막 및 서로 인접한 2층의 전극막 사이마다 개재된 유전체막으로 이루어진 박막형 커패시터를 포함하는 커패시터층이 2개 이상 적층된 다층 구조물을 포함한다. 상기 각각의 커패시터층의 전극막은 교호적으로 제1 외부전극 및 제2 외부전극에 연결되어 있다. 본 발명에 따르면, 홀을 이용하여 박막형 커패시터의 표면적을 증가시킴으로써 평면 구조의 커패시터에 비하여 정전용량을 증가시키고, 나아가 홀 위에 박막형 커패시터를 2층 이상 구현함으로써 적층 구조물 내의 적층 개수를 줄일 수 있다. 따라서, 보다 높은 정전용량을 가지면서 보다 소형화될 수 있는 박막형 다층 세라믹 커패시터를 제공할 수 있게 된다.

公开(公告)号：KR1020090014491A

公开(公告)日：2009-02-11

申请号：KR1020070078486

申请日：2007-08-06

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  최병준 ,  김경민

IPC: H01L27/115

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: A resistance switching element is provided to reduce driving voltage while reducing power consumption by using an insulating layer including the resistance change layer. A resistance switching element includes a bottom electrode(110), insulating layer(120) on the bottom electrode and upper electrode(130) formed on the insulating layer. An insulating layer comprises one of the buffer layer(121) and resistance change layer(122). The buffer layer includes the transition metal oxide thin film, and the resistance change layer includes the chalcogenide system compound thin film. The buffer layer is formed on the bottom electrode, and the resistance change layer is formed on the buffer layer.

Abstract translation: 提供电阻切换元件以通过使用包括电阻变化层的绝缘层来降低驱动电压同时降低功耗。 电阻切换元件包括底电极（110），底电极上的绝缘层（120）和形成在绝缘层上的上电极（130）。 绝缘层包括缓冲层（121）和电阻变化层（122）之一。 缓冲层包括过渡金属氧化物薄膜，电阻变化层包括硫族化物系复合薄膜。 缓冲层形成在底部电极上，电阻变化层形成在缓冲层上。

公开(公告)号：KR1020080104253A

公开(公告)日：2008-12-02

申请号：KR1020080116395

申请日：2008-11-21

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  이현주

IPC: H01L27/105 ,  H01L21/8242

CPC classification number: H01L21/022 ,  H01L21/02175 ,  H01L21/02197 ,  H01L28/56

Abstract: The semiconductor capacitor including ferroelectric, and the manufacturing method thereof and ferroelectric and MEMS device are provided to reduce the thickness of the dielectric film of capacitor. The capacitor(150) is formed with the bottom electrode(120), and the dielectric film(130) and upper electrode(140) at the upper part of the semiconductor substrate(100). The ferroelectric film(135) and paraelectric layer(137) are formed with the thickness in which the remnant polarization(remnant polarization) and coercive field of ferroelectric becomes higher than the remnant polarization and coercive field of the ferroelectric film. The thickness of the paraelectric layer is thinner than the thickness of the ferroelectric film.

Abstract translation: 提供包括铁电的半导体电容器及其制造方法以及铁电和MEMS器件以减小电容器的电介质膜的厚度。 电容器（150）由半导体衬底（100）的上部形成有底部电极（120）和电介质膜（130）和上部电极（140）。 形成强电介质膜（135）和顺电层（137），其中铁电体的剩余极化（残余极化）和矫顽磁场的厚度变得高于铁电体膜的剩余极化和矫顽场。 顺电层的厚度比铁电体膜的厚度薄。

公开(公告)号：KR100804492B1

公开(公告)日：2008-02-20

申请号：KR1020060076617

申请日：2006-08-14

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/108 ,  H01L21/8242

Abstract: 본 발명은 간단한 구조를 가진 물질이면서 높은 유전율을 가진 TiO
2 유전막을 이용하는 반도체 소자의 커패시터 및 저온 공정이 가능한 그 제조 방법을 제공한다. 본 발명에 따른 반도체 소자의 커패시터는 반도체 기판에 형성된 Ru 하부전극, Ru 하부전극이 산화되어 형성된 것으로 루타일(rutile) 결정 구조를 갖는 RuO
2 전처리막, RuO
2 전처리막의 결정 구조를 따라 루타일 결정 구조로 형성되고 불순물로 도핑된 TiO
2 유전막, 및 TiO
2 유전막 상에 형성된 상부전극을 포함한다. 본 발명에 따른 반도체 소자의 커패시터 제조방법에 따르면, 반도체 기판에 Ru 하부전극을 형성한 다음, Ru 하부전극 표면을 산화시켜 루타일 결정 구조를 갖는 RuO
2
전처리막을 형성한다. RuO
2 전처리막 상에 RuO
2 전처리막의 결정 구조를 따라 루타일 결정 구조로 TiO
2 유전막을 형성하면서 TiO
2 유전막에 불순물을 도핑한다. 그런 다음, TiO
2 유전막 상에 상부전극을 형성한다.

公开(公告)号：KR100695682B1

公开(公告)日：2007-03-15

申请号：KR1020040117658

申请日：2004-12-31

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/115

Abstract: 가변 저항 구조물 및 이를 포함하는 상변화 메모리 장치가 개시된다. 하부 전극을 형성한 후, 하부 전극 상에 하부, 하부 보다 작은 면적을 갖는 중앙부 및 하부와 실질적으로 동일한 면적을 갖는 상부를 포함하는 가변 저항 부재를 형성한다. 가변 저항 부재 상에는 상부 전극이 형성된다. 중앙부가 상부 및 하부에 비하여 작은 면적을 갖는 가변저항 부재의 구조를 개선함으로써, 상변화 영역이 하부 전극으로부터 이격되어 가변 저항 부재의 중앙부를 중심으로 형성된다. 반복적인 상변화 과정에서도 상변화에 기인하는 가변 저항 부재의 부피 변화의 의한 응력이 하부 전극에 집중되는 현상을 방지하여 가변 저항 구조물의 신뢰성을 향상시킬 수 있다. 또한, 상변화에 요구되는 열이 하부 전극과 가변 저항 부재의 계면으로부터 이격되어 가변 저항 부재의 중앙부에서 발생하기 때문에, 이러한 열에 의하여 하부 전극의 구성 원자들이 가변 저항 부재 내로 확산되어 가변 저항 부재의 비저항이 변화하는 현상을 방지할 수 있다. 더욱이, 가변 저항 부재의 중앙부에서만 열이 발생하기 때문에 종래의 상변화 메모리 장치가 갖는 높은 상전이 전류를 감소시킬 수 있다.

公开(公告)号：KR100989180B1

公开(公告)日：2010-10-20

申请号：KR1020080070472

申请日：2008-07-21

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  김경민

IPC: H01L27/115 ,  H01L21/8247

Abstract: 저항변화기록소자 및 그 제조방법이 개시된다. 본 발명에 따른 저항변화기록소자는 하부전극과, 하부전극 상에 형성되고 제1금속의 산화물로 이루어진 제1저항변화층을 구비한다. 그리고 제1저항변화층 상에 형성된 전도층과, 전도층 상에 형성되고 제2금속의 산화물로 이루어진 제2저항변화층과, 제2저항변화층 상에 형성된 상부전극을 구비한다. 본 발명에 따르면, 저항변화층에 존재하는 산소 이온의 이동이 양 방향으로 이동하게 되어 사이클 횟수에 따른 소자의 내구성이 개선된다.
단극 저항 스위칭, 양극 저항 스위칭, 내구성, 트랩

公开(公告)号：KR100890609B1

公开(公告)日：2009-03-27

申请号：KR1020060079717

申请日：2006-08-23

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  이현주

IPC: H01L27/105

CPC classification number: H01L21/02197 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02356 ,  H01L21/3141 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L28/55

Abstract: 유전체막, 그 제조방법, 및 그 유전체막을 포함하는 반도체 캐패시터를 개시한다. 개시된 반도체 캐패시터는, 하부 전극, 상기 하부 전극 상부에 형성되는 강유전체막, 상기 강유전체막 표면에 형성되는 상유전체막, 및 상기 상유전체막 상부에 형성되는 상부 전극을 포함한다.
강유전체막, 상유전체막, 잔류 분극, 항전압

公开(公告)号：KR1020090001397A

公开(公告)日：2009-01-08

申请号：KR1020070065754

申请日：2007-06-29

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  김경민

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: G11C13/0035 ,  G11C13/004 ,  G11C13/0069

Abstract: The method for recording resistance switching element, the method for manufacturing resistance switching element and the resistance switching element having the same are provided to shorten the resistance switching time and to improve the speed of device by using the anode plate resistance switching characteristic. The resistance switching element comprises the bottom electrode(120), the transition metal oxide thin film(130) formed on the bottom electrode and the upper electrode(140) formed in the transition metal oxide thin-film. In the information recording method of the resistance switching element, the anode plate resistance switching forming is performed on the transition metal oxide thin film to obtain the bipolar resistance switching, BRS property by applying voltage o the transition metal oxide thin film. The voltage that is lower than the set voltage of USR and higher than the soft set voltage is applied to the forming transition metal oxide thin film. The resistance of the transition metal oxide thin film is changed.

Abstract translation: 提供了记录电阻切换元件的方法，电阻开关元件的制造方法和具有该电阻切换元件的电阻切换元件，以缩短电阻切换时间并通过使用阳极板电阻切换特性提高器件的速度。 电阻切换元件包括底电极（120），形成在底电极上的过渡金属氧化物薄膜（130）和形成在过渡金属氧化物薄膜中的上电极（140）。 在电阻切换元件的信息记录方法中，在过渡金属氧化物薄膜上进行阳极板电阻切换形成，通过施加过渡金属氧化物薄膜的电压来获得双极性电阻切换BRS特性。 低于设定电压USR并高于软设定电压的电压施加到形成过渡金属氧化物薄膜。 改变过渡金属氧化物薄膜的电阻。

公开(公告)号：KR1020080064259A

公开(公告)日：2008-07-09

申请号：KR1020070000964

申请日：2007-01-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  박태주

IPC: H01L21/203

CPC classification number: C23C16/45527

Abstract: A thin film deposition method comprising an improved metal precursor feeding and a purging step is provided to reduce the time required for obtaining a thin film with a desired thickness by improving a deposition speed in a short process time. A thin film deposition method comprising an improved metal precursor feeding and a purging step includes the steps of: subsequently and repeatedly performing the step of providing the metal precursor and the purging step(S1) two times; and providing and purging a reaction gas in order to divide the metal precursor(S2). A total time required for performing the step of providing the metal precursor is the same as that required for providing the metal precursor of the corresponding steps of providing and purging the metal precursor, and a total time required for performing the step of purging the metal precursor is the same as that required for purging the metal precursor of the corresponding steps of providing and purging the metal precursor.

Abstract translation: 提供了包括改进的金属前体进料和清洗步骤的薄膜沉积方法，以通过在短的处理时间内提高沉积速度来减少获得具有所需厚度的薄膜所需的时间。 包括改进的金属前体进料和清洗步骤的薄膜沉积方法包括以下步骤：随后并重复地进行提供金属前体和清洗步骤（S1）两次的步骤; 并提供并吹扫反应气体以分割金属前体（S2）。 进行提供金属前体的步骤所需的总时间与为金属前体提供提供和清洗金属前体的相应步骤所需的总时间相同，并且执行清洗金属前体步骤所需的总时间 与提供和清洗金属前体的相应步骤的金属前体的吹扫所需的相同。

公开(公告)号：KR1020080043139A

公开(公告)日：2008-05-16

申请号：KR1020060111787

申请日：2006-11-13

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/108

CPC classification number: H01L27/0805 ,  H01G4/306 ,  H01G4/33 ,  H01L28/60

Abstract: A thin film multi-layered ceramic capacitor and a method for fabricating the same are provided to increase capacitance by increasing a surface area. A substrate(100) includes an upper surface having a plurality of holes. Three electrode layers(110) are stacked on the upper surface of the substrate along the holes. A dielectric layer(112,116) is inserted between the electrode layers. A capacitor layer includes two or more stacked multilayer structures. The electrode layer of each capacitor layer is alternately connected to a first external electrode(182) and a second external electrode(184). The first external electrode is connected to the electrode layer by using a first contact(150,152) plug connected alternately through a thin film capacitor(130) to the electrode layers. The second external electrode is connected to the electrode layer by using a second contact plug(154).

Abstract translation: 提供薄膜多层陶瓷电容器及其制造方法，以通过增加表面积来增加电容。 基板（100）包括具有多个孔的上表面。 三个电极层（110）沿着孔堆叠在基板的上表面上。 电介质层（112,116）插入在电极层之间。 电容器层包括两个或更多层叠多层结构。 每个电容器层的电极层交替地连接到第一外部电极（182）和第二外部电极（184）。 第一外部电极通过使用通过薄膜电容器（130）交替连接到电极层的第一接触（150,152）插头连接到电极层。 第二外部电极通过使用第二接触插塞（154）连接到电极层。