公开(公告)号：KR101852767B1

公开(公告)日：2018-04-27

申请号：KR1020160064248

申请日：2016-05-25

Applicant: 전북대학교산학협력단

Inventor： 길연호 ,  육심훈 ,  최철종 ,  심규환

IPC: H01L21/02 ,  H01L33/00

Abstract: 본발명은템플레이트에피기판및 이의제조방법에관한것으로서, 보다상세하게는크랙이발생하지않는동시에잔류응력해소를통해결정결함및 기판의휨 현상을최소화하는효과를나타내는템플레이트에피기판및 이의제조방법에관한것이다.

公开(公告)号：KR1020140135541A

公开(公告)日：2014-11-26

申请号：KR1020130055978

申请日：2013-05-16

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 길연호 ,  정주영 ,  김종희 ,  최철종 ,  조덕호 ,  심규환

IPC: H01L21/20

CPC classification number: H01L21/0254 ,  H01L21/02458

Abstract: 본 발명의 이종 기판 제조 방법은, 베이스 기판의 상부에 인터 레이어를 성장하는 단계, 인터 레이어 상에 탑 레이어를 형성하는 단계, 탑 레이어 상에 저온의 버퍼 레이어를 성장하는 단계, 버퍼 레이어 상에 고온의 3족 질화계(Ⅲ-Nitride) 에피 레이어를 형성하는 단계, 및 에피 레이어 성장 시 인터 레이어가 유동성을 가지면서 베이스 기판과 접촉하는 인터 레이어 일부가 베이스 기판과 반응하여 베이스 기판과 상기 인터 레이어 사이에 인터 믹싱 레이어를 형성하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 고온에서 에피 레이어를 성장하기 위해 온도를 올릴 때 인터 레이어가 유동성을 갖게 되고 이 부분이 베이스 기판과 인터 믹싱(inter mixing)되어 최종 성장되는 에피 레이어가 반도체 베이스 기판의 격자 상수에 영향을 받지 않는 대면적에 유리한 고품위의 특성을 갖게 한다.

Abstract translation: 本发明的异质衬底制造方法包括在基底的上部生长中间层的步骤，在层间形成顶层的步骤，在顶层上生长低温缓冲层的步骤， 在缓冲层上形成高温III-氮化物外延层的步骤，以及在层间和基底衬底之间形成混合层的步骤，作为接触基底衬底的层的一部分与基底反应而中间层具有 当外延层生长时的灵活性。 根据本发明，当提高高温生长外延层的温度时，中间层具有柔性，然后将该部分与基底衬底混合，使得最终生长的外延层能够具有高等级特性，即 有利于不受半导体基底基板的晶格常数影响的大面积。

公开(公告)号：KR1020140134938A

公开(公告)日：2014-11-25

申请号：KR1020130055007

申请日：2013-05-15

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 길연호 ,  양현덕 ,  최상식 ,  최철종 ,  조덕호 ,  심규환

IPC: H03H7/01 ,  H03H3/007

CPC classification number: H03H7/01 ,  H01L27/0288 ,  H03H1/0007 ,  H03H2001/0064 ,  H03H2001/0085

Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.

Abstract translation: 根据本发明，提供用于实现滤波器电路的ESD-EMI共模半导体滤波器装置包括：基板; 在基板上形成多个TVS齐纳二极管器件; 布置在衬底上以对应于滤波器电路的TVS齐纳二极管器件的多个PIN二极管; 以及通过金属线连接TVS齐纳二极管器件和PIN二极管而形成的电感器无源器件。 该电感器无源器件具有用接地器件接地的结构，并且形成连接到金属线路的多个输入/输出端子焊盘，以选择性地将驱动信号提供给包括TVS齐纳二极管器件，PIN二极管和 电感无源器件。 根据本发明，制造半导体滤波器以最小尺寸集成，并且可以防止由EMI滤波和ESD引起的芯片损坏。

公开(公告)号：KR101373403B1

公开(公告)日：2014-03-13

申请号：KR1020120013162

申请日：2012-02-09

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 심규환 ,  양전욱 ,  최철종 ,  길연호 ,  양현덕 ,  홍웅기 ,  조덕호

IPC: H01L21/20

Abstract: 본 발명의 실리콘 기판상에 질화계 에피층이 성장된 반도체 기판은, 상기 실리콘 기판상에 고농도 불순물을 주입한 실리콘저메니움계 물질로 형성된 실리콘저메니움(SiGe) 에피층과; 상기 실리콘저메니움(SiGe) 에피층상에 3족 질화계 물질로 형성된 질화계 에피층을 포함하는 점에 그 특징이 있다.
본 발명에 따르면, 3족 질화계 에피층을 실리콘 기판에 고농도로 도핑된 실리콘저메니움계 인터레이터층을 통해 직접함으로써 우수한 열전도 특성을 제공하여 고전력에서 열적 안정성을 제공하고, 대면적으로 생산성을 높이며, 실리콘 기반의 고성능 소자와 집적화하여 새로운 소자를 제조할 수 있도록 제공할 수 있다.

公开(公告)号：KR101309487B1

公开(公告)日：2013-09-23

申请号：KR1020110147269

申请日：2011-12-30

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  이진효 ,  길연호

IPC: H01L31/042 ,  H01L31/0232

CPC classification number: Y02E10/50

Abstract: 광분산 렌즈 구조를 포함하는 태양전지 및 그 제조방법이 제공된다.
본 발명에 따른 광분산 렌즈 구조를 포함하는 태양전지는 광분산 렌즈를 구비한 태양전지로서, 상기 태양전지는 하부 전극; 기판; 상기 기판 상에 구비된 에미터층; 상기 에미터층에서 생성된 캐리어를 수집하기 위한 전극; 및 상기 에미터층 상에 구비된 절연층을 포함하며, 상기 절연층은 상기 전극에서의 높이와 상기 전극이 형성되지 않은 에미터층에서의 두께를 달리하는 것을 특징으로 하며, 본 발명에 따르면, 태양전지의 배선 영역에 입사되는 빛을 분산시키 배선 영역으로 입사되는 빛을 최소화시킴으로써 배선으로 인한 태양전지의 유효면적 감소를 최소화 할 수 있도록 하다. 따라서, 본 발명에 따르면, 태양전지의 배선으로 인한 유효면적의 감소를 최소화 할 수 있으며，입사되는 빛의 손실 없이 배선 영역을 넓혀 금속 배선을 할 수 있으므로, 제한된 태양전지 면적에도 불구하고, 넓은 금속배선을 사용할 수 있어, 광생성된 케리어를 효과적으로 수집할 수 있다.