-
公开(公告)号：WO2014185599A1
公开(公告)日：2014-11-20
申请号：PCT/KR2013/008798
申请日：2013-10-02
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
Abstract translation: 根据本发明的ESD-EMI共模半导体滤波器元件能够实现滤波器电路，并且包括：基板; 形成在所述基板的顶部上的多个TVS齐纳二极管元件; 多个PIN二极管，设置在所述衬底的顶部上并对应于所述滤波器电路中的所述多个齐纳二极管元件; 以及电感无源元件，其通过与金属布线连接多个TVS齐纳二极管元件和多个PIN二极管形成，其中所述电感器无源元件具有接地到接地元件的结构，并且选择性地将驱动信号施加到 通过形成连接到金属布线的多个输入/输出端子焊盘，从包括TVS齐纳二极管元件，PIN二极管和电感无源元件的多级滤波器中滤波。
-
公开(公告)号：WO2014185737A1
公开(公告)日：2014-11-20
申请号：PCT/KR2014/004388
申请日：2014-05-16
Applicant: 전북대학교산학협력단
IPC: H01L21/20
CPC classification number: H01L21/0254 , H01L21/02458
Abstract: 본 발명의 이종 기판 제조 방법은, 베이스 기판의 상부에 인터 레이어를 성장하는 단계, 인터 레이어 상에 탑 레이어를 형성하는 단계, 탑 레이어 상에 저온의 버퍼 레이어를 성장하는 단계, 버퍼 레이어 상에 고온의 3족 질화계(Ⅲ-Nitride) 에피 레이어를 형성하는 단계, 및 에피 레이어 성장 시 인터 레이어가 유동성을 가지면서 베이스 기판과 접촉하는 인터 레이어 일부가 베이스 기판과 반응하여 베이스 기판과 상기 인터 레이어 사이에 인터 믹싱 레이어를 형성하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 고온에서 에피 레이어를 성장하기 위해 온도를 올릴 때 인터 레이어가 유동성을 갖게 되고 이 부분이 베이스 기판과 인터 믹싱(inter mixing)되어 최종 성장되는 에피 레이어가 반도체 베이스 기판의 격자 상수에 영향을 받지 않는 대면적에 유리한 고품위의 특성을 갖게 한다.
Abstract translation: 根据本发明的用于制造异质衬底的方法包括以下步骤：在基底衬底的顶部上生长层间; 在层间顶部形成顶层; 在顶层的顶部生长具有低温的缓冲层; 在缓冲层的顶部上形成具有高温的III族氮化物外延层; 以及当所述层间生长所述外延层时，所述层间层与所述基底基板反应而与所述基底基板反应的部分与所述基底基板和所述层间层之间形成混合层。 根据本发明，当温度升高以在高温下生长外延层时，层间层获得灵活性，并且该部分与基底基板相互混合，从而提供最终的外延层的高质量特性 生长以不受半导体基底的晶格常数的影响，这对于大面积是有利的。
-
公开(公告)号：KR1020170133152A
公开(公告)日：2017-12-05
申请号：KR1020160064248
申请日：2016-05-25
Applicant: 전북대학교산학협력단
CPC classification number: H01L21/02502 , H01L21/0242 , H01L21/02505 , H01L21/0254 , H01L33/007
Abstract: 본발명은템플레이트에피기판및 이의제조방법에관한것으로서, 보다상세하게는크랙이발생하지않는동시에잔류응력해소를통해결정결함및 기판의휨 현상을최소화하는효과를나타내는템플레이트에피기판및 이의제조방법에관한것이다.
Abstract translation: 本发明的模板外延基板和作为其涉及一种方法，用于制备，更具体地与模板外延衬底及其制造方法，示出了晶体缺陷的减少翘曲的效果，并在同一时间在基板的裂纹不通过消除残余应力发生 它涉及。
-
公开(公告)号：KR101920809B1
公开(公告)日：2018-11-21
申请号：KR1020170108795
申请日：2017-08-28
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L29/808 , H01L29/66
Abstract: 본발명은고온-고전압용정전류제어소자및 그제조방법에관한것으로, 에피층상에순차적층된채널층, 장벽층및 보호층과, 상기보호층, 장벽층, 채널층및 상기에피층의상부일부가식각된영역에위치하여상기에피층의이차원전자가스영역에저면이접촉되는제1오믹콘택과, 상기제1오믹콘택을중심으로링형의구조를가지며, 상기보호층과장벽층이식각되어노출되는상기채널층의상부에위치하는전류제어층과, 상기제1오믹콘택을중심으로링형의구조를가지며, 상기전류제어층의외측의채널층상부에위치하는제2오믹콘택과, 층간절연막에의해절연되며상기층간절연막의콘택홀을통해제1오믹콘택에접속되는애노드전극과, 상기층간절연막에의해절연되며상기전류제어층과제2오믹콘택을상호접속하는캐소드전극을포함할수 있다.
-
公开(公告)号：KR101653101B1
公开(公告)日：2016-08-31
申请号：KR1020150044469
申请日：2015-03-30
Applicant: 전북대학교산학협력단
IPC: H01L21/205 , H01L21/683 , H01L21/324
Abstract: 화학기상증착장치가개시된다. 본발명은기판의상부에서는램프열원으로하부에서는저항성열원으로넓은온도범위를제어할수 있도록구성함으로써하나의장비에서증착융합공정을진행할수 있는화학기상증착장치에관한것이다. 본발명에의한화학기상증착장치는내부에서화학기상증착이이루어지는챔버; 상기챔버내부에증착대상물을지지하도록설치된서셉터; 상기챔버상부에설치되어상기서셉터에열원을공급하는램프형히터; 상기서셉터의하부에설치되어열원을공급하는저항성히터; 및상기램프와상기저항성히터를제어하는열원제어부:를포함한다.
Abstract translation: 公开了一种化学气相沉积装置。 根据本发明的实施例的化学气相沉积装置能够通过在基板的上部配置使用灯热源来控制宽范围的温度的结构，并且使用电阻 在源的下部的热源。 化学气相沉积装置包括：在其中进行化学气相沉积的室; 安装在所述腔室内的沉积靶材的基座; 安装在所述室的上部的灯型加热器，用于向所述基座供热; 安装在基座的下部供电的电阻式加热器; 以及用于控制灯和电阻加热器的热源控制单元。
-
Patent Agency Ranking
公开(公告)号：KR101485908B1
公开(公告)日：2015-01-26
申请号：KR1020130055978
申请日：2013-05-16
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
CPC classification number: H01L21/0254 , H01L21/02458
Abstract: 본 발명의 이종 기판 제조 방법은, 베이스 기판의 상부에 인터 레이어를 성장하는 단계, 인터 레이어 상에 탑 레이어를 형성하는 단계, 탑 레이어 상에 저온의 버퍼 레이어를 성장하는 단계, 버퍼 레이어 상에 고온의 3족 질화계(Ⅲ-Nitride) 에피 레이어를 형성하는 단계, 및 에피 레이어 성장 시 인터 레이어가 유동성을 가지면서 베이스 기판과 접촉하는 인터 레이어 일부가 베이스 기판과 반응하여 베이스 기판과 상기 인터 레이어 사이에 인터 믹싱 레이어를 형성하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 고온에서 에피 레이어를 성장하기 위해 온도를 올릴 때 인터 레이어가 유동성을 갖게 되고 이 부분이 베이스 기판과 인터 믹싱(inter mixing)되어 최종 성장되는 에피 레이어가 반도체 베이스 기판의 격자 상수에 영향을 받지 않는 대면적에 유리한 고품위의 특성을 갖게 한다.
-
公开(公告)号：KR101495736B1
公开(公告)日：2015-02-25
申请号：KR1020130055007
申请日：2013-05-15
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.-
公开(公告)号：KR101381056B1
公开(公告)日：2014-04-14
申请号：KR1020120137385
申请日：2012-11-29
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
Abstract: A semiconductor substrate where a III-nitride-based epi layer is grown according to the present invention includes a substrate; a transfer layer which is formed on the substrate and molten at a preset temperature; a buffer layer which is formed on the transfer layer; and a III-nitride-based epi layer which is made of a III-nitride-based material and formed on the buffer layer. According to the present invention, provided can be a semiconductor substrate where a III-nitride-based epi layer which can solve a stress due to the lattice mismatch and the mismatch of coefficient of thermal expansion of the III-nitride-based epi layer and the semiconductor substrate by forming the transfer layer between the III-nitride-based epi layer and a semiconductor substrate and using melting properties, and a method thereof.
Abstract translation: 根据本发明生长III族氮化物的外延层的半导体衬底包括衬底; 形成在基板上并在预定温度下熔融的转印层; 形成在转印层上的缓冲层; 以及由III族氮化物系材料制成并形成在缓冲层上的III族氮化物系外延层。 根据本发明，可以提供一种半导体基板，其中可以解决由于晶格失配引起的应力和III族氮化物基外延层的热膨胀系数的失配的III族氮化物系外延层 半导体衬底，其通过在III族氮化物基外延层和半导体衬底之间形成转移层并使用熔融特性及其方法。
-
公开(公告)号：KR1020130091871A
公开(公告)日：2013-08-20
申请号：KR1020120013162
申请日：2012-02-09
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
Abstract: PURPOSE: A method for growing a III-nitride-based epi layer on a Si substrate and a semiconductor substrate thereof are provided to obtain the thermal stability of high power by using an excellent heat conduction property. CONSTITUTION: A silicon germanium epi layer (102) is grown on a silicon substrate (101). The silicon germanium epi layer is formed by injecting a high concentration impurity. A III-nitride-based epi layer (103) is grown on the silicon germanium epi layer. The silicon germanium epi layer is a Si/SiGe/Si structure. The silicon germanium epi layer includes a cap-silicon epi layer and a seed-silicon epi layer.
Abstract translation: 目的：提供一种在Si衬底及其半导体衬底上生长III族氮化物的外延层的方法，以通过使用优异的导热性获得高功率的热稳定性。 构成：在硅衬底（101）上生长硅锗外延层（102）。 通过注入高浓度杂质形成硅锗外延层。 在硅锗外延层上生长III族氮化物基外延层（103）。 硅锗外延层是Si / SiGe / Si结构。 硅锗外延层包括盖硅外延层和种子硅外延层。
-
公开(公告)号：KR1020130078362A
公开(公告)日：2013-07-10
申请号：KR1020110147269
申请日：2011-12-30
Applicant: 전북대학교산학협력단
IPC: H01L31/042 , H01L31/0232
CPC classification number: Y02E10/50 , H01L31/042 , H01L31/0232
Abstract: PURPOSE: A solar cell including a light distribution lens structure and a manufacturing method thereof are provided to prevent decrease in an effective area by minimizing the amount of the light entering a line region. CONSTITUTION: A substrate is located on a lower electrode. An emitter layer (110) is formed on the substrate. An upper electrode (120) collects carriers. An insulating layer (130) is formed on the emitter layer. The height of the upper electrode is different from the thickness of the emitter layer in the insulating layer.
Abstract translation: 目的：提供一种包括配光透镜结构的太阳能电池及其制造方法，以通过使进入线路区域的光量最小化来防止有效面积的减小。 构成：衬底位于下电极上。 在衬底上形成发射极层（110）。 上电极（120）收集载体。 绝缘层（130）形成在发射极层上。 上电极的高度与绝缘层中的发射极层的厚度不同。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
