公开(公告)号：KR101929805B1

公开(公告)日：2018-12-18

申请号：KR1020170109384

申请日：2017-08-29

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  심규환 ,  조제희

IPC: H01L29/778 ,  H01L29/66

Abstract: 본 발명에 따른 다중 드레인 이종접합 트랜지스터의 제조 방법은 드레인에 다수의 쇼트키 접합을 갖는 전극을 형성하되 쇼트키 전극의 전류주입 효율이 개선되도록 하여 트랜지스터를 형성하는 것을 특징으로 한다.
본 발명에 의하면 다수의 드레인 전극은 역방향으로 접속된 쇼트키 접합들을 구성하고 있어 드레인 전극들간의 전류 흐름이 제한되며 각각의 드레인 전류는 하나의 게이트로 스위칭 될 수 있으므로 상태가 다른 다수의 출력을 갖는 회로를 구성할 수 있고 여러 개의 다이오드를 갖는 정류회로를 하나의 부품으로 대체할 수 있으므로 회로의 크기를 줄일 수 있을 뿐 아니라 양산성을 높일 수 있다.

公开(公告)号：KR20180035049A

公开(公告)日：2018-04-05

申请号：KR20160125042

申请日：2016-09-28

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 양전욱 ,  김정진 ,  심규환

IPC: H01L29/872 ,  H01L21/02 ,  H01L21/3065 ,  H01L29/66 ,  H05H1/46

CPC classification number: H01L29/872 ,  H01L21/02164 ,  H01L21/3065 ,  H01L29/66143 ,  H01L2924/1033 ,  H01L2924/10344 ,  H05H1/46

Abstract: 본발명에따른금속반도체접합다이오드의제조방법은 AlGaN/GaN 기판의다이오드에서양극의금속과 AlGaN/GaN 이종접합면의접촉을증가시켜다이오드의전류밀도를높이고턴온전압을줄이게한다. 본발명에의하면금속과접촉되는반도체이종접합면이크게증가하게됨으로써금속으로부터활성층에주입되는전류의양이크게증가하여결과적으로다이오드의전류밀도가증가하고온저항이감소하여다이오드의순방향특성이현저히개선된다.

Abstract translation: 根据本发明制造金属半导体结型二极管的方法也降低了导通电压以增加二极管的电流密度，以增加所述衬底与所述的AlGaN / GaN异质结面的二极管的AlGaN / GaN金属阳极的接触。 按照本发明，该显著增加，由此在半导体异质结表面的显著增加与金属正电流接触注入到有源层从金属到因此增加二极管的电流密度和二极管的导通电阻降低显著的正向特性 这提高。

公开(公告)号：KR1020090066973A

公开(公告)日：2009-06-24

申请号：KR1020070134731

申请日：2007-12-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  최아람 ,  최상식 ,  양전욱

IPC: H01L21/205

CPC classification number: C23C16/52 ,  C23C16/042 ,  C23C16/481 ,  C23C16/54

Abstract: A high-speed high-vacuum chemical vapor deposition apparatus is provided to perform a growing process in an atom unit at low temperature by reducing contents of oxygen and carbon. A high-speed high-vacuum chemical vapor deposition apparatus includes an epitaxial growth chamber(3), a wafer transfer chamber(2), a surface processing chamber(4), a RAO chamber(5), a loadlock chamber(1). An epitaxial growth process is performed in the epitaxial growth chamber. The wafer transfer chamber includes a transfer unit for transferring a wafer. The surface processing chamber is installed at a lateral surface of the wafer transfer chamber. The surface processing chamber processes a surface of the wafer. The RAO chamber is installed at a lateral surface of the wafer transfer chamber. The RAO chamber is formed to protect a surface of an epitaxial layer. The loadlock chamber is installed at a lateral surface of the wafer transfer chamber. The wafer is inputted into or outputted from the loadlock chamber.

Abstract translation: 提供高速高真空化学气相沉积装置，通过减少氧和碳的含量，在低温下在原子单元中进行生长过程。 高速高真空化学气相沉积装置包括外延生长室（3），晶片传送室（2），表面处理室（4），RAO室（5），负荷室（1））。 在外延生长室中进行外延生长处理。 晶片传送室包括用于传送晶片的转印单元。 表面处理室安装在晶片传送室的侧面。 表面处理室处理晶片的表面。 RAO室安装在晶片传送室的侧表面。 形成RAO室以保护外延层的表面。 负载锁定室安装在晶片传送室的侧面。 晶片被输入或从负载锁定室输出。

公开(公告)号：KR1020070021688A

公开(公告)日：2007-02-23

申请号：KR1020050076237

申请日：2005-08-19

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  양현덕 ,  최상식 ,  김재연 ,  양전욱

IPC: H01L21/336

Abstract: 본 발명은 과잉운반자의 드레인 효율을 높인 이종접합 반도체 소자의 제조 방법에 관한 것으로 측면확산이 높은 확산층(LDD)을 사용하는 구조 및 이종접합 구조의 양자채널인 ECC(Excess Carrier Channel)층을 이용하는 구조를 적용하는 소자의 제조방법을 제공한다.
본 발명의 제조방법에 따라 제조된 반도체 소자는 통상의 Si MOS에 비해 전력 소모와 지연 시간의 곱인 값을 감소시킬 수 있고, 이종 접합의 전류 제한 기능으로 인하여 CMOS의 선형특성을 개선시킬 수 있다. Si 반도체의 Sub-70nm 극미세 소자화를 이루는 동시에 1V 이하의 저 전압구동, 정확한 임계 전압의 조절, 저 소비전력과 같은 장점을 제공한다. 따라서, 수 십 기가비트의 ULSI와 수 십 기가 Hz의 동작 특성으로 라디오파 집적 회로, 밀리미터파 집적 회로뿐만 아니고 기억 소자와 마이크로 프로세서, 광전집적회로, 시스템 온 칩(System-on-Chip) 등을 구현하는데 활용될 수 있다.
측면확산드레인, 과잉운반자채널, 확산저지층, LD-MOS

Abstract translation: 用量子通道，ECC结构的（过量的载体信道）层，并使用高扩散（LDD）的横向扩散的异质结结构，其涉及一种方法，用于制备异质结半导体器件的与过量载流子的改进的漏极效率，本发明的结构 本发明提供了一种制造本发明所应用的装置的方法。

公开(公告)号：KR1020090091868A

公开(公告)日：2009-08-31

申请号：KR1020080017069

申请日：2008-02-26

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  심규환 ,  안효준 ,  홍성기

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/324

Abstract: A method for reducing the leakage current of the nitride semiconductor device is provided to remarkably reduce the gate leakage current of transistor by suppressing the leakage current which flows the between electrode of the devices using the metal electrode formed in the surface of substrate. The multi-layered metal is formed on a substrate(S), and a source Ohmic metal(130) and a drain Ohmic metal(140) are formed by annealing. A metal gate(150) is formed by the lithography and the metal deposition method. The surface of substrate is plasma-processed with N2O in the vacuum chamber. The substrate is heated at the temperature within 700‹C and is processed with plasma. The surface of substrate is plasma-processed with the gas containing oxygen. The region exposed to the plasma is surface-treated.

Abstract translation: 提供一种降低氮化物半导体器件的泄漏电流的方法，通过抑制在基板的表面形成的金属电极之间流过各器件的电极之间的漏电流，显着降低晶体管的栅极漏电流。 多层金属形成在基板（S）上，通过退火形成源欧姆金属（130）和漏极欧姆金属（140）。 通过光刻和金属沉积方法形成金属栅极（150）。 衬底的表面在真空室中用N2O进行等离子体处理。 将衬底在700℃的温度下加热并用等离子体处理。 用含氧气体等离子体处理衬底的表面。 暴露于等离子体的区域进行表面处理。

公开(公告)号：KR100839786B1

公开(公告)日：2008-06-19

申请号：KR1020060091044

申请日：2006-09-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  김재연 ,  양전욱 ,  최상식 ,  최아람

IPC: H01L29/737

Abstract: 본 발명은 SiGe 반도체 소자 구조 및 그 제조방법을 제공하기 위한 것으로, SiGe 반도체 소자 구조에 있어서, 기판을 콜렉터 전극으로 사용하며, 상기 기판과 금속배선의 정전용량을 줄이도록 언도프트 Si(undoped-Si)층을 이용하여 서브-콜렉터를 형성시키고, 프론트-배리어 SiGe층을 베이스에 삽입시켜 구성함으로서, SiGe HBT에서 고농도 Ge의 프론트-배리어를 적용한 베이스 구조를 채용하여 도핑되는 불순물의 분포를 매우 얇은 영역에서 정확하게 제어하고, 에미터-베이스 접합에서 밴드갭도 정확하고 재현성 있게 제어하여 전류의 이득특성과 제어의 정확성을 향상시켜 소자의 선형성과 신뢰성을 높일 수 있게 되는 것이다.
SiGe, 반도체 소자 구조, 서브-콜렉터(sub-collector), 실리콘 캡, 프론트 배리어

公开(公告)号：KR101596113B1

公开(公告)日：2016-02-19

申请号：KR1020140011629

申请日：2014-01-29

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  심규환 ,  임진홍

IPC: H01L21/027

Abstract: 본발명은갈륨함유질화물반도체소자의저항성금속접촉및 이의제조방법에관한것으로, 상기방법은포토리소그라피공정을통해질화물계기판의상부면을식각하여금속접촉형성영역에대응되는패턴을형성하는단계; 상기질화물계기판위에금속접촉미형성영역에대응되는패턴을가지는포토레지스터패턴을형성하는단계; 상기질화물계기판과상기포토레지스터패턴위에미세분말형태의절연물질을산포하는단계; 상기절연물질이산포된상기질화물계기판과상기포토레지스터패턴위에금속을형성하는단계; 상기포토레지스터위에형성된절연물질과금속을리프트-오프시키는단계; 및열처리를진행하여상기질화물계기판에형성된금속이저저항특성을가지도록하는단계를포함할수 있다.

公开(公告)号：KR101373403B1

公开(公告)日：2014-03-13

申请号：KR1020120013162

申请日：2012-02-09

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 심규환 ,  양전욱 ,  최철종 ,  길연호 ,  양현덕 ,  홍웅기 ,  조덕호

IPC: H01L21/20

Abstract: 본 발명의 실리콘 기판상에 질화계 에피층이 성장된 반도체 기판은, 상기 실리콘 기판상에 고농도 불순물을 주입한 실리콘저메니움계 물질로 형성된 실리콘저메니움(SiGe) 에피층과; 상기 실리콘저메니움(SiGe) 에피층상에 3족 질화계 물질로 형성된 질화계 에피층을 포함하는 점에 그 특징이 있다.
본 발명에 따르면, 3족 질화계 에피층을 실리콘 기판에 고농도로 도핑된 실리콘저메니움계 인터레이터층을 통해 직접함으로써 우수한 열전도 특성을 제공하여 고전력에서 열적 안정성을 제공하고, 대면적으로 생산성을 높이며, 실리콘 기반의 고성능 소자와 집적화하여 새로운 소자를 제조할 수 있도록 제공할 수 있다.

公开(公告)号：KR101309487B1

公开(公告)日：2013-09-23

申请号：KR1020110147269

申请日：2011-12-30

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  이진효 ,  길연호

IPC: H01L31/042 ,  H01L31/0232

CPC classification number: Y02E10/50

Abstract: 광분산 렌즈 구조를 포함하는 태양전지 및 그 제조방법이 제공된다.
본 발명에 따른 광분산 렌즈 구조를 포함하는 태양전지는 광분산 렌즈를 구비한 태양전지로서, 상기 태양전지는 하부 전극; 기판; 상기 기판 상에 구비된 에미터층; 상기 에미터층에서 생성된 캐리어를 수집하기 위한 전극; 및 상기 에미터층 상에 구비된 절연층을 포함하며, 상기 절연층은 상기 전극에서의 높이와 상기 전극이 형성되지 않은 에미터층에서의 두께를 달리하는 것을 특징으로 하며, 본 발명에 따르면, 태양전지의 배선 영역에 입사되는 빛을 분산시키 배선 영역으로 입사되는 빛을 최소화시킴으로써 배선으로 인한 태양전지의 유효면적 감소를 최소화 할 수 있도록 하다. 따라서, 본 발명에 따르면, 태양전지의 배선으로 인한 유효면적의 감소를 최소화 할 수 있으며，입사되는 빛의 손실 없이 배선 영역을 넓혀 금속 배선을 할 수 있으므로, 제한된 태양전지 면적에도 불구하고, 넓은 금속배선을 사용할 수 있어, 광생성된 케리어를 효과적으로 수집할 수 있다.

公开(公告)号：KR100969608B1

公开(公告)日：2010-07-12

申请号：KR1020080017069

申请日：2008-02-26

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  심규환 ,  안효준 ,  홍성기

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/324

Abstract: 본 발명은 질화물 반도체 소자의 누설전류 감소 방법에 관한 것으로서, GaN, AlGaN/GaN의 금속-반도체 정류성 접합에서 금속과 반도체 사이의 역방향 누설전류를 줄이거나 금속-절연막-반도체 구조에서 누설전류를 줄이거나, 고립된 GaN 또는 AlGaN/GaN의 활성층 사이에 흐르는 누설전류를 줄이는 방법을 제공함에 그 특징적인 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은, 기판에 다층금속을 형성하고 열처리하여 소스 및 드레인의 저항성 접촉을 형성하는 제 1 단계; 리소그래피 및 금속증착 방법을 이용하여 금속 게이트를 형성하는 제 2 단계; 및 진공 챔버에서 기판의 표면을 N2O 플라즈마 처리하는 제 3 단계; 를 포함한다.
게이트 누설전류, 갈륨질화물 반도체, 고이동도 트랜지스터