公开(公告)号：KR101415542B1

公开(公告)日：2014-07-04

申请号：KR1020130038966

申请日：2013-04-10

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일

IPC: H01L27/108 ,  H01L21/8242

Abstract: An embodiment of the present invention relates to a memory device and a fabrication method thereof. A memory device according to the embodiment of the present invention includes a substrate; a first semiconductor layer which is arranged on the substrate; a second semiconductor layer which is arranged on the first semiconductor layer; a third semiconductor layer which is arranged on the second semiconductor layer; a gate insulating layer which is partly arranged on the sidewall of the second semiconductor layer; and a gate electrode which is arranged on the gate insulating layer. The second semiconductor layer has a first region and a second region. The gate insulating layer separates the first region from the second region.

Abstract translation: 本发明的实施例涉及一种存储器件及其制造方法。 根据本发明的实施例的存储器件包括：衬底; 布置在所述基板上的第一半导体层; 布置在第一半导体层上的第二半导体层; 布置在第二半导体层上的第三半导体层; 栅极绝缘层，其部分地布置在所述第二半导体层的侧壁上; 以及布置在栅极绝缘层上的栅电极。 第二半导体层具有第一区域和第二区域。 栅极绝缘层将第一区域与第二区域分开。

公开(公告)号：KR1020140080741A

公开(公告)日：2014-07-01

申请号：KR1020120146580

申请日：2012-12-14

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  최성진

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/108 ,  H01L29/861

Abstract: An embodiment of the present invention relates to an asymmetric two-terminal biristor and a fabrication method thereof. An asymmetric two-terminal biristor according to an embodiment includes a substrate; a first semiconductor layer which is formed on the substrate; a second substrate layer which is formed on the first semiconductor layer; a third semiconductor layer which is formed on the second semiconductor layer; a first conduction layer which is electrically connected to the first semiconductor layer; and a second conduction layer which is electrically connected to the third semiconductor layer. The second semiconductor layer has a first impurity region and a second impurity region. The concentration of the first impurity region is greater than that of the second impurity region.

Abstract translation: 本发明的实施例涉及一种非对称双端子半导体晶体管及其制造方法。 根据实施例的非对称双端子半导体器件包括基板; 形成在所述基板上的第一半导体层; 形成在所述第一半导体层上的第二基板层; 形成在所述第二半导体层上的第三半导体层; 电连接到第一半导体层的第一导电层; 以及与第三半导体层电连接的第二导电层。 第二半导体层具有第一杂质区和第二杂质区。 第一杂质区域的浓度大于第二杂质区域的浓度。

公开(公告)号：KR101066436B1

公开(公告)日：2011-09-23

申请号：KR1020100111360

申请日：2010-11-10

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  한진우

IPC: H01L31/101

CPC classification number: H01L31/08 ,  H01L31/06 ,  H01L31/18

Abstract: 본 발명의 광소자 제조 방법은 기판상에 매립 절연산화막을 형성하는 단계; 상기 매립 절연 산화막 상에 단결정 반도체층을 형성한 후 제1 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계; 상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계; 및 상기 활성 반도체층으로 입사되는 빛을 투과시키고 이외의 영역에 입사되는 빛을 차단하는 금속층을 형성하는 단계를 포함한다.