-
公开(公告)号：KR101201853B1
公开(公告)日：2012-11-15
申请号：KR1020100071736
申请日：2010-07-26
Applicant: 한국과학기술원
IPC: H01L21/8242 , H01L27/108
Abstract: 본 발명의 커패시터리스 디램 셀 제조방법은, 기판 상에 매립 절연산화막을 형성하는 단계; 상기 매립 절연 산화막 상에 단결정 반도체층을 형성하고, 상기 단결정 반도체층 상에 제1 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계; 상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 및 상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계;를 포함한다.
-
公开(公告)号：KR1020120022353A
公开(公告)日：2012-03-12
申请号：KR1020100085879
申请日：2010-09-02
Applicant: 한국과학기술원
Abstract: PURPOSE: A switching device and a manufacturing method thereof are provided to block a flow of a parasitic current due to undesirable current conduction by performing a rectifying conduction operation of each switch device. CONSTITUTION: A driving electrode unit(130) includes a support layer fixed to a substrate and an elastic conductive layer(133) which is separated from the substrate. A fixed electrode unit(140) is separated from the elastic conductive layer and is arranged on the substrate. The driving electrode unit and the fixed electrode unit include semiconductor materials with the same work function. The elastic conductive layer and the fixed electrode unit are switched on by an electrostatic attraction between the driving electrode unit and the fixed electrode unit. The driving electrode unit and the fixed electrode unit perform an ohmic conduction operation in a forward voltage or backward voltage when the driving electrode unit and the fixed electrode unit are switched on.
Abstract translation: 目的：提供开关器件及其制造方法，通过执行每个开关器件的整流导通操作来阻止由于不期望的电流导通引起的寄生电流的流动。 构成：驱动电极单元（130）包括固定到基板的支撑层和与基板分离的弹性导电层（133）。 固定电极单元（140）与弹性导电层分离并设置在基板上。 驱动电极单元和固定电极单元包括具有相同功函数的半导体材料。 弹性导电层和固定电极单元通过驱动电极单元和固定电极单元之间的静电吸引而被接通。 当驱动电极单元和固定电极单元接通时，驱动电极单元和固定电极单元进行正向电压或反向电压的欧姆传导操作。
-
公开(公告)号：KR101066436B1
公开(公告)日：2011-09-23
申请号：KR1020100111360
申请日：2010-11-10
Applicant: 한국과학기술원
IPC: H01L31/101
Abstract: 본 발명의 광소자 제조 방법은 기판상에 매립 절연산화막을 형성하는 단계; 상기 매립 절연 산화막 상에 단결정 반도체층을 형성한 후 제1 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계; 상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계; 및 상기 활성 반도체층으로 입사되는 빛을 투과시키고 이외의 영역에 입사되는 빛을 차단하는 금속층을 형성하는 단계를 포함한다.
-
公开(公告)号：KR100986048B1
公开(公告)日：2010-10-08
申请号：KR1020080095719
申请日：2008-09-30
Applicant: 한국과학기술원
IPC: H01L27/115 , H01L21/8247
Abstract: 본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 비휘발성 메모리 소자는, 기판 양측의 소정 영역에 쇼트키 접합으로 형성되는, 소오스 및 드레인, 소오스 및 드레인 사이에 형성되는 채널영역, 채널 영역상에 형성되는 부유게이트를 포함한다.
본 발명에 따르면, 비휘발성 메모리 소자의 데이터 쓰기 동작을 낮은 전압, 짧은 시간에 가능하게 하고, 쇼트키 장벽 트랜지스터의 고유의 소자 축소에 강한 점을 이용하여, 고집적에 따른 단채널 효과(short channel effect)를 억제시켜 정확한 데이터 판독이 가능한 고집적 메모리 소자를 제공할 수 있다.
비휘발성 메모리, 쇼트키 접합, 도펀트 편석, 열전자-
公开(公告)号：KR100943646B1
公开(公告)日：2010-02-25
申请号：KR1020070139603
申请日：2007-12-28
Applicant: 한국과학기술원
IPC: H01L27/108
Abstract: 본 발명은 반도체 메모리 소자 등에 관한 것이다. 보다 구체적으로, 본 발명은 커패시터 없는 디램 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 메모리 소자는 기판상에 형성된 제1 절연층, 제1 절연층상의 양측부에 서로 이격되어 형성된 제2 절연층, 제2 절연층 사이의 제1 절연층 상에 형성되고, 일부 영역이 제2 절연층으로부터 돌출된 돌출패턴이 형성된 부유바디셀, 돌출패턴을 둘러싸도록 형성된 게이트 구조체 및 돌출패턴의 양측부에 형성된 소오스 및 드레인을 포함한다.
본 발명에 따른 반도체 메모리 소자는 홀의 축적을 위해 인가되는 별도의 전압 없이 커패시터 없는 디램 소자로써 구동될 수 있다. 또한, 반도체 메모리 소자의 집적도가 향상될 수 있다.
커패시터 없는 디램(Capacitor-less DRAM), 에스오아이(Silicon On Insulator: SOI) 기판, 핀 전계효과트랜지스터, 완전 공핍 에이오아이 핀 전계효과 트랜지스터(FD-FinFET on SOI)-
Patent Agency Ranking
公开(公告)号：KR1020060033232A
公开(公告)日：2006-04-19
申请号：KR1020040082223
申请日：2004-10-14
Applicant: 한국과학기술원
IPC: H01L21/336
Abstract: 본 발명은 전계 효과 트랜지스터 제작 방법 및 그 구조에 관한 것으로, 상세하게는 이층 구조로 된 핀 전계 효과 트랜지스터 제작 방법과 그 제작 방법에 의해 제작된 이층 구조로 된 핀 전계 효과 트랜지스터 CMOS 인버터에 관한 것이다.
본 발명에 따른 이층 구조로 된 핀 전계 효과 트랜지스터의 형성 방법은, (a) 기판, 상기 기판 상에 핀 구조 채널이 형성될 실리콘층을 형성하는 단계; (b) 상기 실리콘층 전면에 산소이온을 주입하여 상기 실리콘층 내부에 산소이온 주입층을 형성하는 단계; (c) 상기 산소이온 주입층을 산소 분위기에서 열처리하여 상기 실리콘층을 전기적으로 절연된 상층 및 하층의 실리콘층으로 분리하는 산화막 매몰층으로 형성시키는 단계; (d) 상기 실리콘층을 일괄 이방성 플라즈마 식각하여 핀 구조 채널의 활성영역을 형성하는 단계; (e) 상기 기판 상에 동일한 게이트 물질을 증착 및 식각하여 게이트를 형성하는 단계; 및 (f) 하층 트랜지스터용 소스 및 드레인을 형성하기 위한 이온을 상기 하층의 실리콘층 부분에 선택적으로 주입하여 하층 트랜지스터를 형성하고, 상층 트랜지스터용 소스 및 드레인을 형성하기 위한 이온을 상기 상층의 실리콘층 부분에 선택적으로 주입하여 상층 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 한다.
산소주입분리법(SIMOX), 핀 전계 효과 트랜지스터(FinFET), 단 채널 효과 (Short Channel Effects), 인버터(Inverter), 이중 게이트(Double Gate), 트렌치, 3차원 구조 트랜지스터, 수직형 집적(Vertical Integration)-
公开(公告)号：KR101056467B1
公开(公告)日：2011-08-12
申请号：KR1020100019832
申请日：2010-03-05
Applicant: 한국과학기술원
IPC: G01N27/414 , H01L29/786
CPC classification number: G01N27/414 , H01L29/42384
Abstract: PURPOSE: A biosensor, using field effect transistor, and a manufacturing method thereof are provided to use a substrate bias effect of a field effect transistor which has the improved sensitivity of biomass detection. CONSTITUTION: A biosensor using field effect transistor comprises a substrate(110), an insulating layer, a source, a drain, an active semiconductor layer, a dielectric layer, and a gate. The insulating layer is formed on the top of the substrate. The source and drain is separated in a fixed region of the insulating layer. The active semiconductor layer is formed in domain between the source and drain. The dielectric layer is formed on the active semiconductor layer. The gate is formed on the dielectric layer.
Abstract translation: 目的：提供使用场效应晶体管的生物传感器及其制造方法，以使用具有提高的生物质检测灵敏度的场效应晶体管的衬底偏置效应。 构成：使用场效应晶体管的生物传感器包括衬底（110），绝缘层，源极，漏极，有源半导体层，电介质层和栅极。 绝缘层形成在基板的顶部。 源极和漏极在绝缘层的固定区域中分离。 在源极和漏极之间的区域中形成有源半导体层。 介电层形成在有源半导体层上。 栅极形成在电介质层上。
-
公开(公告)号：KR1020100122243A
公开(公告)日：2010-11-22
申请号：KR1020090041183
申请日：2009-05-12
Applicant: 한국과학기술원
IPC: H01L27/108 , H01L27/10
CPC classification number: H01L27/10802 , H01L21/845 , H01L27/1211 , H01L29/7841
Abstract: PURPOSE: A capacitor-less dynamic-random-access-memory is provided to divide the state of the memory by generating a gate induced drain leakage current using a low voltage. CONSTITUTION: A hole barrier material is formed on a substrate(100). The hole barrier material is composed of buried oxide, buried n-type well, buried Si:C, or buried Si:Ge. A floating body(120) is formed on the hole barrier material. A source(130) and a drain(140) are formed on the right side and the left side of the floating body. A gate structure is formed on the surface of the floating body.
Abstract translation: 目的：提供无电容动态随机存取存储器，以通过使用低电压产生栅感应漏极漏电流来分割存储器的状态。 构成：在基板（100）上形成孔阻挡材料。 空穴阻挡材料由掩埋氧化物，埋入n型阱，埋入Si：C或埋入Si：Ge组成。 在空穴阻挡材料上形成浮体（120）。 在浮体的右侧和左侧形成有源极（130）和漏极（140）。 在浮体的表面上形成栅极结构。
-
公开(公告)号：KR1020100115240A
公开(公告)日：2010-10-27
申请号：KR1020090033877
申请日：2009-04-17
Applicant: 한국과학기술원
IPC: H01L27/115 , H01L21/8242 , H01L27/108 , H01L21/8247
CPC classification number: H01L21/28273 , H01L21/28282 , H01L27/11521 , H01L27/11568 , H01L29/42324 , H01L29/4234 , H01L29/66825 , H01L29/66833
Abstract: PURPOSE: The semiconductor memory device and driving method the high speed operation possibles. The data retention time can be multiplied. CONSTITUTION: The semiconductor memory device and driving method as fusion memory device capable of the operation of the capacitor leaes DRAM device and non-volatile memory device. The first insulation layer(210), floating body cell, and source and drain, second insulation layer, floating gate(243), control gate(250) is included. The first insulation layer is formed in the top of the substrate.
Abstract translation: 目的：半导体存储器件和驱动方法的高速运行可能。 数据保留时间可以相乘。 构成：半导体存储器件和作为融合存储器件的驱动方法能够使电容器的操作使DRAM器件和非易失性存储器件成为可能。 包括第一绝缘层（210），浮体单元以及源极和漏极，第二绝缘层，浮动栅极（243），控制栅极（250）。 第一绝缘层形成在基板的顶部。
-
公开(公告)号：KR1020100036476A
公开(公告)日：2010-04-08
申请号：KR1020080095719
申请日：2008-09-30
Applicant: 한국과학기술원
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L29/66825 , H01L29/42324 , H01L29/513 , H01L29/517 , H01L29/788
Abstract: PURPOSE: A nonvolatile memory device and a manufacturing method thereof are provided to perform an operation of a memory device in a low voltage writing time using a specific energy band bending phenomenon in the source of a schottky barrier transistor. CONSTITUTION: A nonvolatile memory device includes source and drain regions(102), a channel region(101), and a floating gate(103). The source and drain regions are formed on the preset region of both sides of a substrate(100) with a schottky contact. The channel region is formed between the source and the drain. The floating gate is formed on the channel region.
Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以便在肖特基势垒晶体管的源极中使用特定能带弯曲现象，以低电压写入时间来执行存储器件的操作。 构成：非易失性存储器件包括源区和漏区（102），沟道区（101）和浮栅（103）。 源极和漏极区域形成在具有肖特基接触的基板（100）的两侧的预设区域上。 沟道区形成在源极和漏极之间。 浮动栅极形成在沟道区域上。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.024 seconds)
