公开(公告)号：WO2014092224A1

公开(公告)日：2014-06-19

申请号：PCT/KR2012/010972

申请日：2012-12-15

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  최성진

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/1023 ,  H01L27/10802 ,  H01L29/8615

Abstract: 본 발명의 실시 예는 비대칭 2-단자 바이리스터 소자와 그 제작 방법에 관한 것이다. 실시 예에 따른 비대칭 2-단자 바이리스터 소자는, 기판; 상기 기판 상에 형성된 제1반도체 층; 상기 제1반도체 층 상에 형성된 제2반도체 층; 상기 제2반도체 층 상에 형성된 제3반도체 층; 상기 제1반도체 층과 전기적으로 연결된 제1전도층; 및 상기 제3반도체 층과 전기적으로 연결된 제2전도층;을 포함하고, 상기 제2반도체 층은 제1불순물 영역과 제2불순물 영역을 갖고, 상기 제1불순물 영역의 농도는 상기 제2불순물 영역의 농도보다 크다.

Abstract translation: 本发明的一个实施例涉及一种不对称的2端子半导体元件及其制造方法。 根据实施例的非对称2端子半导体元件包括：基板; 形成在所述基板上的第一半导体层; 形成在所述第一半导体层上的第二半导体层; 形成在所述第二半导体层上的第三半导体层; 电连接到第一半导体层的第一导电层; 和与第三半导体层电连接的第二导电层，其中第二半导体层具有第一杂质区和第二杂质区，第一杂质区的浓度大于第二杂质区的浓度。

公开(公告)号：KR101247112B1

公开(公告)日：2013-03-29

申请号：KR1020100036741

申请日：2010-04-21

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  김지연

IPC: G01N33/48 ,  G01N27/414

Abstract: 전계효과 트랜지스터를 이용한 바이오센서에 관한 것으로서, 전계효과 트랜지스터 소스(source)와 드레인(drain) 또는 드레인에 바이오 분자의 흡착 또는 탈착에 의해 생기는 전기적 특성 변화 효과를 게이트 유기 드레인 누설 전류를 통해 검출하는 것을 특징으로 하는 바이오센서 및 그 제조방법에 관한 것이다.
본 발명의 실시예에 따른 바이오 센서는 게이트 전극 및 드레인 전극을 구비한 전계효과 트랜지스터를 포함하고, 게이트 전극과 드레인 전극 사이의 전위차로 인하여 발생하는 누설전류에 기초하여 바이오 분자가 탈착되는지 여부를 검출한다.

公开(公告)号：KR101071110B1

公开(公告)日：2011-10-10

申请号：KR1020100070060

申请日：2010-07-20

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  설명록 ,  양지원 ,  이영철

IPC: H01L29/786 ,  H01L21/335 ,  H01L31/00

CPC classification number: H01L31/035209 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/035227

Abstract: 본 발명은 반도체 나노 구조의 작은 부피에도 불구하고 높은 광전류 변화를 얻을 수 있는 기법에 관한 것으로써, 광유도 전하전달 물질을 나노 구조에 부착하여 빛에 대한 감도를 키울 수 있는 방법에 관한 것이다.
보다 더 구체적으로 본 발명은, 광유도 전하전달 물질을 부착한 반도체 나노 구조 광센서에 있어서, 기판; 및 상기 기판 위에 형성되는 소스, 드레인 및 나노 구조;를 포함하되, 상기 소스 및 드레인은 높은 전도도를 위해 금속이나 큰 도핑농도의 반도체를 사용하고, 상기 나노 구조는 작은 면적과 실용 가능한 정도의 에너지 밴드갭을 갖는 실리콘, 게르마늄, 탄소나노튜브, 그래핀 등의 반도체를 사용하며, 부착하는 물질은 빛을 받았을 때만 선택적으로 전자를 흡수하거나 방출하는 광유도 전하전달 물질을 사용하는 것을 특징으로 하는 반도체 나노 구조 광센서를 제공한다.

公开(公告)号：KR101042521B1

公开(公告)日：2011-06-20

申请号：KR1020090058992

申请日：2009-06-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진

IPC: H01L27/105 ,  H01L27/10

Abstract: 본 발명은 커패시터리스 디램에 관한 것이다. 보다 구체적으로, 기생 바이폴라 트랜지스터 성분을 갖는 커패시터리스 디램과 그 쓰기방법 및 읽기방법에 관한 것이다.
본 발명에 따른 커패시터리스 디램은 기판상에 형성된 홀 장벽층, 홀 장벽층상에 형성된 부유 바디셀, 홀 장벽층상에 형성되되 부유 바디셀 양측에 각각 형성된 소오스 및 드레인, 부유 바디셀상에 형성된 게이트 절연층, 게이트 절연층상에 형성된 게이트를 포함하며, 소오스 및 드레인은 부유 바디셀보다 큰 에너지 밴드갭을 갖는 물질로 형성된 것을 특징으로 한다.
본 발명에 따르면, 커패시터리스 디램에 있어서 기존보다 낮은 드레인 전압에서도 기생 바이폴라 트랜지스터의 항복 효과를 이용하여 안정적인 쓰기 동작과 읽기 동작이 가능하며, 동시에 큰 센싱 마진을 얻을 수 있는 효과가 있다.
커패시터리스 디램(capacitor-less DRAM), 기생 바이폴라 트랜지스터, 애벌런치 항복(avalanche breakdown), 에너지 밴드갭

公开(公告)号：KR1020110001449A

公开(公告)日：2011-01-06

申请号：KR1020090058992

申请日：2009-06-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진

IPC: H01L27/105 ,  H01L27/10

CPC classification number: H01L29/7841 ,  H01L27/10802

Abstract: PURPOSE: A capacitorless DRAM, a writing method thereof, and a reading method thereof are provided to obtain a large sensing margin by using an avalanche breakdown effect of a parasitic bipolar transistor in a low drain voltage. CONSTITUTION: A hole blocking layer is formed on a substrate. A floating body cell is formed on the hole blocking layer. A source(104a) and a drain(104b) are formed on the hole blocking layer and both sides of the floating body cell. The gate insulating layer is formed on the floating body cell. A gate is formed on the gate insulation layer. A source and a drain are made of materials with a larger energy band gap than the floating body cell.

Abstract translation: 目的：提供一种无电容DRAM，其写入方法及其读取方法，以通过使用低漏极电压中的寄生双极晶体管的雪崩击穿效应来获得大的感测余量。 构成：在基板上形成空穴阻挡层。 在空穴阻挡层上形成浮体电池。 源极（104a）和漏极（104b）形成在空穴阻挡层和浮体单元的两侧。 栅极绝缘层形成在浮体电池上。 栅极形成在栅极绝缘层上。 源极和漏极由具有比浮体电池更大的能带隙的材料制成。

公开(公告)号：KR1020170114804A

公开(公告)日：2017-10-16

申请号：KR1020160042363

申请日：2016-04-06

Applicant: 삼성전자주식회사 ,  한국과학기술원

Inventor： 윤현식 ,  이동만 ,  최성진 ,  손희석

IPC: H04L29/08 ,  G06F17/30

Abstract: 본발명은지능형서비스제공을위한사물인터넷시스템에관한것으로서, 본발명의시스템의하나는, 서버와적어도하나의전자기기를포함하는것을특징으로하되, 상기서버는, 적어도하나의전자기기와통신할수 있는통신부; 사용자의행동별로마련되는복수의태스크와, 상기적어도하나의전자기기가수행할수 있는복수의서비스에관한정보를저장할수 있는저장부; 및상기통신부를통하여상기적어도하나의전자기기로부터상황정보를수신하고, 상기복수의태스크중에서상기수신된상황정보가나타내는사용자의행동에대응하는태스크를결정하고, 상기적어도하나의전자기기중에서상기결정된태스크에대응하는상기서비스를제공할수 있는제1전자기기로상기서비스에관한정보를전송하도록하는처리부를포함하는것을특징으로하고, 상기전자기기는, 서버와통신할수 있는통신부; 사용자와의상호작용이력정보를저장할수 있는저장부; 서버로부터서비스에관한정보를수신하면해당서비스를제공하는처리부를포함하되, 상기해당서비스를제공함에있어서는상기저장부에저장된사용자와의상호작용이력정보를바탕으로서비스를제공하는것을특징으로한다. 본발명에의하면, IoT를구성하는각 스마트오브젝트가자율적인분산객체로써주변및 사용자의상황정보를수집하여그 의미를이해하고이를바탕으로사용자에게개인화된서비스를제공할수 있고, 여러스마트오브젝트가제공하는서비스의집합적개념인태스크단위로서비스를제공함으로써여러스마트오브젝트들의협업을통해사용자에게통합적인서비스를제공할수 있으며, 중앙집중식 IoT 시스템구조가갖는한계를극복할수 있다.

Abstract translation: 本发明的目的在于提供一种用于提供智能服务的互联网系统，本发明的系统中的一个系统包括服务器和至少一个电子设备，服务器可以与至少一个电子设备 通讯单元; 存储单元，被配置为存储针对用户的每个动作提供的多个任务以及关于所述至少一个电子设备可以执行的多个服务的信息; 并且控制单元经由通信单元从至少一个电子装置接收状态信息，从多个任务中确定与由接收到的状态信息表示的用户行为相对应的任务， 以及处理器，用于将关于所述服务的信息发送到能够提供对应于所述任务的服务的第一电子装置，其中所述电子装置包括：通信单元，能够与所述服务器通信; 存储单元，用于存储与用户的交互历史信息; 以及处理单元，用于在从服务器接收到关于服务的信息时提供服务。在提供服务时，服务提供单元基于与存储在存储单元中的用户的交互历史信息来提供服务。 根据本发明，构成物联网的每个智能对象都将周围环境和用户的上下文信息作为自主分布对象进行收集，并且可以理解其含义并基于此为用户提供个性化服务， 通过各种智能对象的协作，通过提供基于任务的服务（这是服务的集体概念），克服集中式物联网系统结构的局限性，为用户提供综合服务成为可能。

公开(公告)号：KR1020140080741A

公开(公告)日：2014-07-01

申请号：KR1020120146580

申请日：2012-12-14

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  최성진

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/108 ,  H01L29/861

Abstract: An embodiment of the present invention relates to an asymmetric two-terminal biristor and a fabrication method thereof. An asymmetric two-terminal biristor according to an embodiment includes a substrate; a first semiconductor layer which is formed on the substrate; a second substrate layer which is formed on the first semiconductor layer; a third semiconductor layer which is formed on the second semiconductor layer; a first conduction layer which is electrically connected to the first semiconductor layer; and a second conduction layer which is electrically connected to the third semiconductor layer. The second semiconductor layer has a first impurity region and a second impurity region. The concentration of the first impurity region is greater than that of the second impurity region.

Abstract translation: 本发明的实施例涉及一种非对称双端子半导体晶体管及其制造方法。 根据实施例的非对称双端子半导体器件包括基板; 形成在所述基板上的第一半导体层; 形成在所述第一半导体层上的第二基板层; 形成在所述第二半导体层上的第三半导体层; 电连接到第一半导体层的第一导电层; 以及与第三半导体层电连接的第二导电层。 第二半导体层具有第一杂质区和第二杂质区。 第一杂质区域的浓度大于第二杂质区域的浓度。

公开(公告)号：KR100986048B1

公开(公告)日：2010-10-08

申请号：KR1020080095719

申请日：2008-09-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 비휘발성 메모리 소자는, 기판 양측의 소정 영역에 쇼트키 접합으로 형성되는, 소오스 및 드레인, 소오스 및 드레인 사이에 형성되는 채널영역, 채널 영역상에 형성되는 부유게이트를 포함한다.
본 발명에 따르면, 비휘발성 메모리 소자의 데이터 쓰기 동작을 낮은 전압, 짧은 시간에 가능하게 하고, 쇼트키 장벽 트랜지스터의 고유의 소자 축소에 강한 점을 이용하여, 고집적에 따른 단채널 효과(short channel effect)를 억제시켜 정확한 데이터 판독이 가능한 고집적 메모리 소자를 제공할 수 있다.
비휘발성 메모리, 쇼트키 접합, 도펀트 편석, 열전자

公开(公告)号：KR100943646B1

公开(公告)日：2010-02-25

申请号：KR1020070139603

申请日：2007-12-28

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/108

Abstract: 본 발명은 반도체 메모리 소자 등에 관한 것이다. 보다 구체적으로, 본 발명은 커패시터 없는 디램 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 메모리 소자는 기판상에 형성된 제1 절연층, 제1 절연층상의 양측부에 서로 이격되어 형성된 제2 절연층, 제2 절연층 사이의 제1 절연층 상에 형성되고, 일부 영역이 제2 절연층으로부터 돌출된 돌출패턴이 형성된 부유바디셀, 돌출패턴을 둘러싸도록 형성된 게이트 구조체 및 돌출패턴의 양측부에 형성된 소오스 및 드레인을 포함한다.
본 발명에 따른 반도체 메모리 소자는 홀의 축적을 위해 인가되는 별도의 전압 없이 커패시터 없는 디램 소자로써 구동될 수 있다. 또한, 반도체 메모리 소자의 집적도가 향상될 수 있다.
커패시터 없는 디램(Capacitor-less DRAM), 에스오아이(Silicon On Insulator: SOI) 기판, 핀 전계효과트랜지스터, 완전 공핍 에이오아이 핀 전계효과 트랜지스터(FD-FinFET on SOI)

公开(公告)号：KR101277052B1

公开(公告)日：2013-06-20

申请号：KR1020110076104

申请日：2011-07-29

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  최성진

IPC: H01L21/8247 ,  H01L27/115

Abstract: 본 발명의 광유기 플래시 메모리 소자 제조방법은, 채널영역을 갖는 기판 상에 절연층을 형성하는 단계; 상기 절연층 상에 게이트를 형성하는 단계; 상기 절연층 및 상기 게이트를 식각하여 상기 채널영역의 길이를갖도록 하는 단계;
상기 채널영역을 사이에 두고 서로 이격된 소스 및 드레인을 상기 기판 내에 형성하는 단계; 상기 절연층의 일부를 제거하여 수평방향의 나노갭을 형성하는 단계; 상기 나노갭 내에 터널링 절연층 및 제어 절연층을 형성하는 단계; 및 상기 나노갭 내에서 상기 터널링 절연층 및 상기 제어 절연층이 형성되지 않은 부위에 광활성 물질을 삽입하는 단계;를 포함한다.