公开(公告)号：KR1020130014155A

公开(公告)日：2013-02-07

申请号：KR1020110076104

申请日：2011-07-29

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  최성진

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273 ,  B82Y10/00 ,  H01L51/0045

Abstract: PURPOSE: A photo-induced flash memory element, a manufacturing method thereof, and a photodetector for the same are provided to reduce the size of a memory chip by enabling the chip to operate with high performance in a low writing voltage and a low erasing voltage. CONSTITUTION: A gate(120) is formed on an insulating layer. The insulating layer and the gate are etched to form the length of a channel region. A source and a drain are separated from each other and formed in the substrate. A part of the insulating layer is removed to form a nano gap in a horizontal direction. A tunneling insulation layer(160) and a control insulating layer(170) are formed in the nano gap. A photo-active material is inserted into the region except the tunneling insulation layer and the control insulating layer.

Abstract translation: 目的：提供一种光致闪存元件及其制造方法和用于其的光电检测器，以通过使芯片在低写入电压和低擦除电压下以高性能运行来减小存储器芯片的尺寸 。 构成：在绝缘层上形成栅极（120）。 蚀刻绝缘层和栅极以形成沟道区的长度。 源极和漏极彼此分离并形成在衬底中。 除去绝缘层的一部分以在水平方向上形成纳米间隙。 隧道绝缘层（160）和控制绝缘层（170）形成在纳米间隙中。 除了隧道绝缘层和控制绝缘层之外的区域中插入光活性材料。

公开(公告)号：KR101027907B1

公开(公告)日：2011-04-12

申请号：KR1020090033877

申请日：2009-04-17

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8242 ,  H01L27/108 ,  H01L21/8247

Abstract: 본 발명은 반도체 메모리 소자 및 그 구동방법에 관한 것이다. 보다 구체적으로, 비휘발성 메모리 소자와 휘발성 메모리 소자의 동작이 가능한 융합 메모리 소자 및 그 구동방법에 관한 것이다.
본 발명에 따른 융합 메모리 소자는, 기판상에 형성된 제1 절연층, 제1 절연층상에 형성된 부유바디셀, 부유바디셀 양측에 각각 형성된 소오스 및 드레인, 부유바디셀상에 형성된 제2 절연층, 제2 절연층 사이에 형성되고, 비휘발성 메모리 소자로 동작할 경우, 전체영역에서 전자가 축적 및 축출 될 수 있고, 커패시터리스 디램 소자로 동작할 경우, 전체영역 중 드레인과 인접한 국부적인 영역에서 전자를 트랩 할 수 있는 부유게이트, 및 제2 절연층상에 형성된 제어게이트를 포함한다.
본 발명에 따르면, 융합 메모리의 기능 중 커패시터리스 디램 소자 및 단일 커패시터리스 디램 소자에 있어서, 저전력으로 센싱 마진을 증가시킬 수 있고, 고속 동작이 가능하며, 데이터 유지 시간을 증가시킬 수 있다.
융합 메모리(unified random access memory), 커패시터리스 디램(capacitorless DRAM), 밴드간 터널링(band to band tunneling), 게이트 누설 전류(gate induced leakage current)

公开(公告)号：KR1020100078685A

公开(公告)日：2010-07-08

申请号：KR1020080137015

申请日：2008-12-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8247 ,  H01L27/108

CPC classification number: H01L27/11521 ,  H01L21/108 ,  H01L21/265 ,  H01L21/28052 ,  H01L21/28141 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/788

Abstract: PURPOSE: A high integrated semiconductor combination memory device and a manufacturing method thereof are provided to easily realize the system on chip by realizing a non-volatile memory device and volatile memory device in a single transistor phase. CONSTITUTION: Source(102) and drain electrode(103) are formed on a substrate(101). The source and drain electrode are formed into a channel area(104) and a metal silicide which is short-key connected. A tunneling insulating layer(105) is formed on the substrate of the channel area. A floating gate(106) is formed on the tunneling insulating layer. A control insulating layer(107) is formed on the floating gate. The control gate is formed on the control insulating layer.

Abstract translation: 目的：提供一种高集成半导体组合存储器件及其制造方法，通过在单个晶体管相中实现非易失性存储器件和易失性存储器件来容易地实现片上系统。 构成：在衬底（101）上形成源（102）和漏电极（103）。 源电极和漏极形成沟槽区（104）和金属硅化物（短路连接）。 在通道区域的基板上形成隧道绝缘层（105）。 在隧道绝缘层上形成浮栅（106）。 在浮动栅极上形成控制绝缘层（107）。 控制栅极形成在控制绝缘层上。

公开(公告)号：KR1020110117345A

公开(公告)日：2011-10-27

申请号：KR1020100036741

申请日：2010-04-21

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  김지연

IPC: G01N33/48 ,  G01N27/414

Abstract: 전계효과 트랜지스터를 이용한 바이오센서에 관한 것으로서, 전계효과 트랜지스터 소스(source)와 드레인(drain) 또는 드레인에 바이오 분자의 흡착 또는 탈착에 의해 생기는 전기적 특성 변화 효과를 게이트 유기 드레인 누설 전류를 통해 검출하는 것을 특징으로 하는 바이오센서 및 그 제조방법에 관한 것이다.
본 발명의 실시예에 따른 바이오 센서는 게이트 전극 및 드레인 전극을 구비한 전계효과 트랜지스터를 포함하고, 게이트 전극과 드레인 전극 사이의 전위차로 인하여 발생하는 누설전류에 기초하여 바이오 분자가 탈착되는지 여부를 검출한다.

公开(公告)号：KR101069559B1

公开(公告)日：2011-10-05

申请号：KR1020100106693

申请日：2010-10-29

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  최성진

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L21/28052 ,  H01L27/11521 ,  H01L29/513 ,  H01L29/517

Abstract: 본 발명의 커패시터리스 디램 소자는 절연층이 형성된 기판; 상기 절연층 위에 형성된 부유바디; 상기 절연층 상에 상기 부유바디를 사이에 두고 이격되어 형성된 소오스 및 드레인; 상기 부유바디 상에 형성된 절연막; 상기 절연막 상에 형성된 게이트; 및 상기 부유바디로 빛을 통과시키고 상기 부유바디 이외의 영역으로 조사되는 빛을 차단하는 금속층을 포함하며, 상기 부유바디로의 빛의 조사에 의해 프로그램 상태로 트리거된다.

公开(公告)号：KR1020100122243A

公开(公告)日：2010-11-22

申请号：KR1020090041183

申请日：2009-05-12

Applicant: 한국과학기술원

Inventor： 최양규 ,  문동일 ,  한진우 ,  최성진

IPC: H01L27/108 ,  H01L27/10

CPC classification number: H01L27/10802 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/7841

Abstract: PURPOSE: A capacitor-less dynamic-random-access-memory is provided to divide the state of the memory by generating a gate induced drain leakage current using a low voltage. CONSTITUTION: A hole barrier material is formed on a substrate(100). The hole barrier material is composed of buried oxide, buried n-type well, buried Si:C, or buried Si:Ge. A floating body(120) is formed on the hole barrier material. A source(130) and a drain(140) are formed on the right side and the left side of the floating body. A gate structure is formed on the surface of the floating body.

Abstract translation: 目的：提供无电容动态随机存取存储器，以通过使用低电压产生栅感应漏极漏电流来分割存储器的状态。 构成：在基板（100）上形成孔阻挡材料。 空穴阻挡材料由掩埋氧化物，埋入n型阱，埋入Si：C或埋入Si：Ge组成。 在空穴阻挡材料上形成浮体（120）。 在浮体的右侧和左侧形成有源极（130）和漏极（140）。 在浮体的表面上形成栅极结构。

公开(公告)号：KR1020100115240A

公开(公告)日：2010-10-27

申请号：KR1020090033877

申请日：2009-04-17

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8242 ,  H01L27/108 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833

Abstract: PURPOSE: The semiconductor memory device and driving method the high speed operation possibles. The data retention time can be multiplied. CONSTITUTION: The semiconductor memory device and driving method as fusion memory device capable of the operation of the capacitor leaes DRAM device and non-volatile memory device. The first insulation layer(210), floating body cell, and source and drain, second insulation layer, floating gate(243), control gate(250) is included. The first insulation layer is formed in the top of the substrate.

Abstract translation: 目的：半导体存储器件和驱动方法的高速运行可能。 数据保留时间可以相乘。 构成：半导体存储器件和作为融合存储器件的驱动方法能够使电容器的操作使DRAM器件和非易失性存储器件成为可能。 包括第一绝缘层（210），浮体单元以及源极和漏极，第二绝缘层，浮动栅极（243），控制栅极（250）。 第一绝缘层形成在基板的顶部。

公开(公告)号：KR1020100036476A

公开(公告)日：2010-04-08

申请号：KR1020080095719

申请日：2008-09-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66825 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/517 ,  H01L29/788

Abstract: PURPOSE: A nonvolatile memory device and a manufacturing method thereof are provided to perform an operation of a memory device in a low voltage writing time using a specific energy band bending phenomenon in the source of a schottky barrier transistor. CONSTITUTION: A nonvolatile memory device includes source and drain regions(102), a channel region(101), and a floating gate(103). The source and drain regions are formed on the preset region of both sides of a substrate(100) with a schottky contact. The channel region is formed between the source and the drain. The floating gate is formed on the channel region.

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以便在肖特基势垒晶体管的源极中使用特定能带弯曲现象，以低电压写入时间来执行存储器件的操作。 构成：非易失性存储器件包括源区和漏区（102），沟道区（101）和浮栅（103）。 源极和漏极区域形成在具有肖特基接触的基板（100）的两侧的预设区域上。 沟道区形成在源极和漏极之间。 浮动栅极形成在沟道区域上。

公开(公告)号：KR1020090071725A

公开(公告)日：2009-07-02

申请号：KR1020070139603

申请日：2007-12-28

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/108

CPC classification number: H01L29/7841 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

Abstract: A semiconductor memory device and a manufacturing method thereof are provided to be operated by the DRAM device without additional voltage. A semiconductor memory device is formed on a substrate(100). The second insulation layer(120) is formed at both sides of the first insulation layer(110) and distanced from each other. The second insulation layer is formed through the high density plasma. A protruded protrusion pattern(130) is formed on the upper region of floating body cell(135). A source(151) and a drain(152) are formed at both sides of the protrusion pattern. The source and the drain are formed at both sides of the floating body cell. The protrusion pattern channel is formed in the drive of the semiconductor memory device. A gate structure(140) is formed to surround the protrusion pattern of the floating body cell.

Abstract translation: 半导体存储器件及其制造方法被提供以由DRAM器件操作而没有额外的电压。 半导体存储器件形成在衬底（100）上。 第二绝缘层（120）形成在第一绝缘层（110）的两侧并彼此间隔开。 第二绝缘层通过高密度等离子体形成。 在浮体单元（135）的上部区域形成突出突起图案（130）。 源极（151）和漏极（152）形成在突起图案的两侧。 源极和漏极形成在浮体电池的两侧。 突起图案通道形成在半导体存储器件的驱动中。 形成栅极结构（140）以包围浮体单元的突起图案。

公开(公告)号：KR101134353B1

公开(公告)日：2012-04-09

申请号：KR1020080137015

申请日：2008-12-30

Applicant: 한국과학기술원

Inventor： 최양규 ,  최성진 ,  한진우

IPC: H01L27/115 ,  H01L21/8247 ,  H01L27/108

Abstract: PURPOSE: A high integrated semiconductor combination memory device and a manufacturing method thereof are provided to easily realize the system on chip by realizing a non-volatile memory device and volatile memory device in a single transistor phase. CONSTITUTION: Source(102) and drain electrode(103) are formed on a substrate(101). The source and drain electrode are formed into a channel area(104) and a metal silicide which is short-key connected. A tunneling insulating layer(105) is formed on the substrate of the channel area. A floating gate(106) is formed on the tunneling insulating layer. A control insulating layer(107) is formed on the floating gate. The control gate is formed on the control insulating layer.