-
公开(公告)号：KR1019960013662B1
公开(公告)日：1996-10-10
申请号：KR1019930030882
申请日：1993-12-29
IPC: H04N7/10
Abstract: a demultiplexing means(16) outputting the encoded video data and the encoded TV audio data; a video decoding means(17) outputting NTSC video signal of base band after decoding the encoded video data; a TV audio decoding means(18) decoding the encoded TV audio data according to the TV audio output mode; a means(21) modulating the audio signal and the TV audio output mode control signal to the RF signal; a stereo audio demultiplexing means(28) outputting the stereo audio data; a means(29) decoding the stereo audio data into an analog stereo audio signal and an digital audio signal; and a means(25) controlling the demultiplexing and decoding of the TV signal and the stereo audio signal.
Abstract translation: 输出编码视频数据和经编码的TV音频数据的解复用装置（16）; 视频解码装置，在解码编码的视频数据之后输出基带的NTSC视频信号; TV音频解码装置，根据TV音频输出模式对编码的TV音频数据进行解码; 将音频信号和TV音频输出模式控制信号调制成RF信号的装置（21） 立体声音频解复用装置，输出立体声音频数据; 将立体声音频数据解码为模拟立体声音频信号和数字音频信号的装置（29） 以及控制电视信号和立体声音频信号的解复用和解码的装置（25）。
-
公开(公告)号：KR1019960027298A
公开(公告)日：1996-07-22
申请号：KR1019940037005
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H03K17/00
Abstract: 본 발명은 동일한 두 보드를 이용하여 두 보드 중 하나의 보드가 작동하고 있다가 그 보드에서 장애가 발생했을 경우 또다른 보드를 작동하게 하는 보드절체회로에 관한 것으로, 일측 보드의 장애발생신호를 입력받는 제1인버터(6)와, 상기 제1인버터(6)의 출력을 베이스단으로 입력받고 전원(Vcc)을 컬렉터단으로 입력받는 트랜지스터(7)와, 상기 트랜지스터(7)의 이미터단에 연결되는 제1저항(R1)과, 상기 트랜지스터(7)의 이미터단에서 출력되는 신호를 입력받아 타측보드 인에이블 신호를 출력하는 제2인버터(8)와, 상기 트랜지스터(7)의 이미터단에 일측이 연결되고 타측에 전원(Vcc) 및 타측 보드(2)의 장애발생신호가 인가되는 제2저항(R2)를 구비하는 것을 특징으로 하여, 두 보드사이에 어느 한 보드가 고장났을 경우 전기적 절체가 가능해지는 효과가 있다 .
-
公开(公告)号：KR100243691B1
公开(公告)日：2000-02-01
申请号：KR1019970045682
申请日：1997-09-03
Applicant: 한국전자통신연구원
Inventor： 김도년
IPC: G01R31/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 시변 크기 제곱 코히어런스 함수 추정 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 디지털 방식을 사용하여 변조기와 저역통과필터를 이용하여 시간에 따라 주파수 특성이 변하는 두 신호의 상관 관계가 주파수 영역에서 나타나도록 하는 시변 크기 제곱 코히어런스 함수 추정 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 입력되는 두 입력 신호를 각각 스펙트럼의 실수부와 허수부로 분배하는 주파수 영역 분배부; 자기 스펙트럼 밀도 함수를 출력하는 자기 스펙트럼 발생부; 두 입력 신호의 스펙트럼들을 연산하여 코 스펙트럼과 쿼드 스펙트럼을 생성하는 상호 스펙트럼 발생부; 상호 스펙트럼 크기의 제곱을 생성하는 상호 스펙트럼 크기의 제곱 발생부; 및 코히어런스 함수의 크기를 제곱한 최종 출력값을 발생하는 코히어런스 함수 출력부를 포함한다.
4. 발명의 중요한 용도
본 발명은 신호원을 검출하는데 이용됨.-
公开(公告)号：KR1019980050966A
公开(公告)日：1998-09-15
申请号：KR1019960069814
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H03M7/30
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
동영상의 부호화시 움직임 특성에 적응적인 픽쳐구조 선택장치.
2. 발명이 해결하려고 하는 기술적 과제
이웃하여 입력되는 영상 데이타 필드들의 평균절대오차의 차이를 이용하여 움직임의 크기를 계산하고, 이에 따라 필드 구조 픽쳐 혹은 프레임 픽쳐 구조를 적응적으로 선택하도록 하고자 함.
3. 발명의 해결방법의 요지
이전 필드의 평균절대오차 값을 저장하는 수단과, 입력되는 디지털 비디오 신호의평균절대오차의 차이를 계산하고, 그 결과에 따라 비디오 신호의 압축을 제어하는 평균절대오차 차이 계산수단과, 상기 평균절대오차 차이 계산수단의 제어를 받아입력된 디지털 비디오 신호를 압축하는 수단과, 상기 평균절대오차 차이 계산수단으로부터 픽쳐 구조 정보를 입력받아 픽쳐 헤더를 발생하는 수단, 및 압축된 비디오 신호와 픽쳐 헤더를 서로 다중화하는 수단을 구비함.
4. 발명의 중요한 용도
동영상 전송시스템에 이용됨.-
公开(公告)号：KR100138962B1
公开(公告)日：1998-06-15
申请号：KR1019940037005
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H03K17/00
Abstract: 본 발명은 동일한 두 보드를 이용하여 두 보드중 하나의 보드가 작동하고 있다가 그 보드에서 장애가 발생했을 경우 또다른 보드를 작동하게 하는 보드절체회로에 관한 것으로, 일측 보드의 장애발생신호를 입력받는 제 1 인버터(6)와, 상기 제 1 인버터(6)의 출력을 베이스단으로 입력받고 전원(Vcc)을 컬렉터단으로 입력받는 트랜지스터(7)와, 상기 트랜지스터(7)의 이미터간에 연결되는 제 1 저항(R1)과, 상기 트랜지스터(7)의 이미터단에서 출력되는 신호를 입력받아 타측보드 인에이블 신호를 출력하는 제 2 인버터 (8)와, 상기 트랜지스터(7)의 이미터단에 일측이 연결되고 타측에 전원(Vcc) 및 타측 보드 (2)의 장애발생신호가 인가되는 제 2 저항(R2)를 구비하는 것을 특징으로 하여, 두 보드사이에 어느 한 보드가 고장났을 경우 전기적 절체가 가능해지는 효� �가 있다.
-
Patent Agency Ranking
公开(公告)号：KR100119371B1
公开(公告)日：1997-09-30
申请号：KR1019930030009
申请日：1993-12-27
Abstract: An apparatus for encoding and decoding a 45M bps video signal capable of changing to various modes is disclosed. The coder/decoder controlling apparatus comprises A/C converting module(1), a source coder module(2), a source decoder module(3); a D/A converting module(4) and a number of multiplexor(11, 12, 14, 15, 16, 17, 18, 19) positioned between the modules and for using the 45M bps video coder/decoder to various modes. Thereby, it is capable of changing the various modes.
Abstract translation: 公开了一种用于编码和解码能够改变为各种模式的45M bps视频信号的装置。 编码器/解码器控制装置包括A / C转换模块（1），源编码器模块（2），源解码器模块（3） D / A转换模块（4）和位于模块之间的多个多路复用器（11,12,14,15,16,17,18,19），并且用于将45Mbps视频编码器/解码器用于各种模式。 因此，能够改变各种模式。
-
公开(公告)号：KR1019970029017A
公开(公告)日：1997-06-26
申请号：KR1019950039786
申请日：1995-11-04
Applicant: 한국전자통신연구원
IPC: G06F7/50
Abstract: 본 발명은 움직임 추정기내에서 사용되는 누산 계산을 번갈아 계산하는 누산 장치에 관한 것으로, 덧셈기와 레지스터만을 이용하여 간단한 구조를 갖는 누산 장치를 제공하기 위하여, 외부로 출력되는 최종 출력(OUT)을 입력받아 저장하되, 외부로부터 클리어 신호를 입력받아 클리어(clear)되는 제1저장 수단(43); 상기 제1저장 수단(43)의 출력과 누산하고자 하는 외부 입력을 더하는 덧셈 연산 수단(41); 및 상기 뎃셈 연산 수단(41)의 출력을 입력받아 저장하되, 외부와 상기 제1저장 수단(43)으로 최종 출력을 출력하는 제2저장 수단(42)을 구비하여 다양한 분야에 응용되고 크기가 크게 감소되는 효과가 있다.
-
公开(公告)号：KR1019960012505B1
公开(公告)日：1996-09-20
申请号：KR1019930028931
申请日：1993-12-21
IPC: H04N7/10
Abstract: The system includes a synchronizing clock replay and selection means(27,62,64) which is more than one in number for selecting and providing a clock signal, a synchronizing clock distributing means(28,65,67) for distributing and providing single signal to a several ones, a channel broadcasting and uniting means(16,25,26,31,43) for performing a signal multiplex and uniting channels, a supervisory channel selecting means(45,47) for providing single channel signal of the above output signal(16,25,26,31,43) to exterior broadcasting supervisory, and a controlling device(48).
Abstract translation: 该系统包括一个同步时钟重放和选择装置（27,62,64），它们多于一个用于选择和提供时钟信号;同步时钟分配装置（28,65,67），用于分配和提供单个信号 用于执行信号复用和组合信道的信道广播和联合装置（16,25,26,31,43），用于提供上述输出的单信道信号的监控信道选择装置（45,47） 信号（16,25,26,31,43）到外部广播监视器，以及控制设备（48）。
-
公开(公告)号：KR1019960028570A
公开(公告)日：1996-07-22
申请号：KR1019940037008
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04N21/8547 , H04N5/91
Abstract: 본 발명은 디지틀 TV 등에 사용하는 MPEG-2 시스템에서 비디오신호와 오디오신호의 동기를 맞추기 위한 타임 스탬프(TimeStamp)를 코딩하는 장치에 관한 것으로, 시스템 타임 클럭(1)과 비디오 엔코더로부터 입력신호를 받는 제1 D-플립플롭(22)과; 시스템 타임 클럭(1)과 비디오 스트림 인터페이스(2)의 출력을 입력받는 제2 D-플립플롭(26)과; 상기 제1 D-플립플롭(22)의 출력과 상기 제 2 D-플립플롭(26)의 출력을 가산하는 제1가산기(27)와 ; 상기 제1가산기(27)의 출력과 오프셋운영자에 의한 고정값(29)을 가산하는 제2가산기(28)와; 초기화 클럭신호(31)와 상기 제2가산기(28)의 출력을 입력으로 받는 제3 D-플립플롭(30)과 ; 엔코더에서 코딩을 시작하는 시점과 TS에서 실제 타임 스탬프를 코딩하는시점사이의 간격만큼 오프셋(Offset)(34)을 더해주기 위하여 상기 D-플립플롭(22)의 출력과 제3 D-플립플롭(30)의 출력을 더하여 DTS(Decoding Time Stamp) 신호를 PES헤더 발생기(5)에 출력하는 제3가산기(23); 및 상기 제3가산기(23)의 출력과 고정된값(24)을 더하여 PTS(Presentation Time Stamp)를 PES헤더 발생기(5)로 출력하는 제4가산기(25)를 포함하여 이루어지는 것을 특징으로 하는 비디오 타임 스탬프 발생장치.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.021 seconds)
