公开(公告)号：KR100563493B1

公开(公告)日：2006-03-27

申请号：KR1019990047735

申请日：1999-10-30

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 곽진석 ,  이명호 ,  안치득

IPC: G06F7/548

CPC classification number: G06F17/147

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 입출력 데이터의 위치가 동일한 고속 이산 여현 변환 연산 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 일차원 또는 이차원, 순방향 또는 역방향 고속 이산 여현 변환(DCT)의 중간 연산 과정에서 입력 데이터의 위치와 출력 데이터의 위치가 동일하도록 함으로써 추가적인 메모리를 요구하지 않도록 한 고속 이산 여현 변환 연산 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 교체행렬을 이용하여 외부로부터 입력되는 입력 데이터의 순서를 교체하기 위한 입력 데이터 순서 교체 수단; 상기 입력 데이터 순서 교체 수단에서 입력 데이터의 순서가 교체된 결과로 얻어진 데이터에 대해, 입력 데이터의 위치와 출력 데이터의 위치가 동일하도록 하기 위한 제1 행렬을 이용하여 버터플라이 연산을 수행하기 위한 버터플라이 연산 수단; 및 상기 버터플라이 연산 수단에서 버터플라이 연산이 수행된 결과로 얻어진 데이터에 대해, 입력 데이터의 위치와 출력 데이터의 위치가 동일하도록 하기 위한 제2 행렬을 이용하여 반복 덧셈 및 정규화 연산을 수행하기 위한 반복 덧셈 및 정규화 연산 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 디지털 신호의 변환 및 역변환 등에 이용됨.
입출력 데이터의 위치, 동일 위치, 이산 여현 변환, DCT, 추가 메모리

公开(公告)号：KR1020020010171A

公开(公告)日：2002-02-04

申请号：KR1020000043348

申请日：2000-07-27

Applicant: 한국전자통신연구원

Inventor： 곽진석 ,  이명호 ,  안치득 ,  남재열

IPC: H04N19/51

CPC classification number: H04N19/56 ,  H04N19/176 ,  H04N19/61

Abstract: PURPOSE: An adaptive prediction directivity searching method for block matching motion estimation, which estimates motion vector using time correlation in continuous frames of a motion picture and spatial correlation between blocks in the current frame, is provided to improve compression performance and prevent local searching caused by insufficient information. CONSTITUTION: A motion direction of the current frame block is calculated using motion vector of the previous frame block and motion vector of the previous blocks in the current frame. The first search point is calculated in the calculated motion direction of the current frame block. A search area is set based on the first search point, and motion vector is found from search points constructing the searching area.

Abstract translation: 目的：提供一种用于块匹配运动估计的自适应预测方向性搜索方法，其利用运动图像的连续帧中的时间相关性和当前帧中的块之间的空间相关性估计运动矢量，以提高压缩性能并防止由 信息不足 构成：使用当前帧中先前帧的运动矢量和先前块的运动矢量来计算当前帧块的运动方向。 在计算的当前帧块的运动方向上计算第一个搜索点。 基于第一搜索点设置搜索区域，并且从构成搜索区域的搜索点找到运动矢量。

公开(公告)号：KR100301113B1

公开(公告)日：2001-09-06

申请号：KR1019980031935

申请日：1998-08-05

Applicant: 한국전자통신연구원

Inventor： 곽진석 ,  이명호 ,  김문철 ,  안치득 ,  김진웅 ,  최재각

IPC: G06T7/20 ,  H04N19/20

Abstract: 본 발명은 윤곽선 추적에 의한 동영상 객체 분할 방법에 관한 것으로, 외부로부터 입력되는 이전 장면에서의 이전 영상 객체 분할 정보로부터 이전 영상 객체의 윤곽선을 추출한 후 이를 저장하는 단계와, 상기 이전 영상 객체의 윤곽선을 현재 장면에서 추출하여 움직임 정보를 계산하는 단계와, 상기 움직임 정보와 이전 장면 및 현재 장면의 공간 영역 정보를 이용하여 현재 영상 객체의 윤곽선을 추출하는 단계와, 상기 현재 영상 객체의 윤곽선 정보를 이용하여 현재 장면에서의 현재 영상 객체의 영역을 추출하는 단계를 포함하여 이루어진다.
또한, 본 발명은 영상 편집 및 저작기, 객체 기반 영상 부호화기등에서 동영상을 영상 객체 단위로 분할할 때에 이용될 수 있다.

公开(公告)号：KR1020010029406A

公开(公告)日：2001-04-06

申请号：KR1019990047735

申请日：1999-10-30

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 곽진석 ,  이명호 ,  안치득

IPC: G06F7/548

CPC classification number: G06F17/147

Abstract: PURPOSE: A high-speed discrete cosine transform calculater having an identical position of input/output data and a method thereof are provided to efficiently reduce calculation volume requested in case of using the first and the second dimensional, forward/inverse discrete cosine transform by making a position of input data equal to a position of output data in the middle calculation course of the first and the second dimensional, forward/inverse discrete cosine transform. CONSTITUTION: An input data order replacement unit replaces an order of input data inputted from the external using a replacement matrix(E). A butterfly calculation unit performs a butterfly calculation using the first matrix which enables a position of the input data to equal to a position of output data in the data resulted from switching the order of the input data. A repeat addition and normalized calculation unit performs a repeat addition and normalized calculation using the second matrix which enables a position of output data to equal to a position of input data.

Abstract translation: 目的：提供具有相同输入/输出数据位置的高速离散余弦变换计算器及其方法，以有效地减少在使用第一和第二维正向/反向离散余弦变换时所要求的计算量， 输入数据的位置等于第一和第二维正向/反向离散余弦变换的中间计算过程中输出数据的位置。 构成：输入数据顺序替换单元使用替换矩阵（E）替换从外部输入的输入数据的顺序。 蝴蝶计算单元使用第一矩阵执行蝶形计算，该第一矩阵使得输入数据的位置等于由切换输入数据的顺序而导致的数据中的输出数据的位置。 重复添加和归一化计算单元使用能够将输出数据的位置等于输入数据的位置的第二矩阵执行重复添加和归一化计算。

公开(公告)号：KR100279733B1

公开(公告)日：2001-02-01

申请号：KR1019970071652

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이명호 ,  전용일 ,  전병윤 ,  박권철

IPC: H05K3/46

Abstract: 본 발명은 박판화된 다층기판에서 기수모드(Odd Mode) 임피던스 50[Ω]을 제어 하기 위한 PCB 적층 구조와 배선 구조에 관한 것으로서, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 박판화된 PCB 적층 구조에서, 유전체 두께의 비율 1:2:1로 형성하고, 그 라미네이트(Laminate) 상하에 한개의 신호를 동일 진폭이면서 전압극성 혹은 전류흐름방향이 반대인 두 개의 신호로 변환/ 구동하여 전송하는 각각 상하로 평행하는 듀얼-오프셋 스트립라인(Dual-offset Stripline) 구조의 차동구동배선을 형성함으로써, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 된 PCB 적층 구조에서 3층 전체 유전체 두께 0.42[m m] ~ 0.62[mm]로 박판화 된 경우 배선 가능한 최소 도체폭 약 0.1[mm]로 차동 구동의 기수모드(Odd Mode) 임피던스 약 50[Ω]을 구현 할 수 있는 PCB 적층 구조와 배선 구조를 제공할 수 있으며, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 된 PCB 적층 구조를 사용함으로써 유전체 두께의 비율이 1:2:1일 때 차동 구동의 기수모드(Odd Mode) 최대의 임피던스를 얻을 수 있고, 이 구조에서 듀얼-오프셋 스트립라인(Dual-offset Stripline)의 기수모드(Odd Mode) 임피던스는 종래의 구조 보다 약 8%~16% 증가시킬 수 있는 효과를 갖는다.

公开(公告)号：KR100275512B1

公开(公告)日：2000-12-15

申请号：KR1019980017909

申请日：1998-05-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이명호 ,  전용일 ,  전병윤 ,  박권철

IPC: H01R13/719

Abstract: PURPOSE: A high-speed signal pin is provided to improve a maximum pin use efficiency, match an impedance around about 50 ohm, and minimize a connector cross-talk. CONSTITUTION: A 5 plus 2 column connector, where a high-speed signal pine(1) is surrounded by a ground pin(2) so as to be driven differentially, is coupled with a rear surface of a back plane. Remaining high-speed signal pins(1) and ground pins(2) at one side of the 5 plus 2 column connector are arranged so as to form high-speed single-end signal lines(f,g,h) between Daughter boards. The ground pins(2) of the single-end signal lines(f,g,h) are arranged in a zig-zag shape. A ration of the high-speed signal pin to the ground pin is about 1:1.

Abstract translation: 目的：提供高速信号引脚以提高最大引脚使用效率，使阻抗约为50欧姆，并将连接器串扰最小化。 构成：一个5加2列连接器，其中高速信号松（1）由接地引脚（2）包围以便被差分地驱动，与后平面的后表面耦合。 配置5加2列连接器一侧的高速信号引脚（1）和接地引脚（2），以在子板之间形成高速单端信号线（f，g，h）。 单端信号线（f，g，h）的接地引脚（2）以Z字形排列。 高速信号引脚对接地引脚的比例约为1：1。

公开(公告)号：KR100261298B1

公开(公告)日：2000-07-01

申请号：KR1019970053451

申请日：1997-10-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  박권철 ,  이명호 ,  전병윤

IPC: H01R33/76

Abstract: PURPOSE: A socket for testing a ball grid array built-in a printing circuit board is provided to enable BGA ball pins to connect to an internal layer of a PCB board by penetrating a subordinate PTH, and by inserting a BGA testing socket into the soldering surface of the PCB board of the subordinate PTH. CONSTITUTION: An FR-4 PCB board mutually connects the first pin(30) located inside of a BGA testing socket through a wiring with the second pin(40) located outside of the socket. The wiring controls an impedance. The diameter 0.3mm of the end of a short side(31) represents the size after a Tin-Lead plating. The size includes a (+) tolerance. The length 2.41mm side(31) of the first pin(30) is combined with an FR4-PCB of a BGA testing socket through a soldering. The length 1.78mm side(33) of the first pin(30) is combined with a subordinate PTH of the soldering surface of the PCB board equipped with a BGA chip.

Abstract translation: 目的：提供内置打印电路板的球栅阵列测试插座，使BGA球形针通过穿透下级PTH连接到PCB板的内层，并将BGA测试插座插入焊接 下层PTH PCB板的表面。 构成：FR-4 PCB板通过布线将位于BGA测试插座内部的第一引脚（30）与位于插座外部的第二引脚（40）相互连接。 接线控制阻抗。 短边（31）端部的直径0.3mm表示镀锡后的尺寸。 尺寸包括（+）公差。 第一针脚（30）的长度2.41mm（31）通过焊接与BGA测试座的FR4-PCB组合。 第一销（30）的长度为1.78mm的侧面（33）与配备有BGA芯片的PCB板的焊接表面的从属PTH组合。

公开(公告)号：KR1019990050358A

公开(公告)日：1999-07-05

申请号：KR1019970069477

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전병윤 ,  전용일 ,  이명호 ,  이범철 ,  박권철

IPC: G06F13/36

Abstract: 본 발명에서는 8비트 데이터 버스를 갖는 프로세서 인터페이스 장치(PIU)와 32 비트 입력 데이터 버스 및 출력 데이터 버스를 갖는 내부 버스 상태 머신 (IBSM) 사이에 위치하여 PIU와 IBSM 간의 데이터의 전달을 수행하는 로컬 버스 상태 머신(LBSM)의 구성에 있어서 연속적인 쓰기 동작 수행시 대기시간을 제거하기 위한 방법에 관한 것이다. 본 발명에서는 LBSM을 분리하여 LBSM에서 IBSM으로 데이터 쓰기를 수행하는 로컬 버스 상태 슬레이브 머신(LBSSM)과, PIU와 LBSM 사이의 읽기/쓰기 동작을 수행하고 LBSM과 IBSM 사이의 읽기 동작을 수행하는 로컬 버스 상태 마스터 머신(LBSMM)을 두어, PIU가 연속적인 쓰기 동작을 할 수 있게 하였다.

公开(公告)号：KR100198943B1

公开(公告)日：1999-06-15

申请号：KR1019960069814

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 김도년 ,  곽진석 ,  이명호

IPC: H03M7/30

Abstract: 1.청구범위에 기재된 발명이 속한 기술분야
동영상의 부호화시 움직임 특성에 적응적인 픽쳐구조 선택장치.
2. 발명이 해결하려고 하는 기술적 과제
이웃하여 입력되는 영상 데이터 필드들의 평균절대오차의 차이를 이용하여 움직임의 크기를 계산하고, 이에 따라 필드 구조 픽쳐 혹은 프레임 픽쳐 구조를 적응적으로 선택하도록 하고자 함.
3. 발명의 해결방법의 요지
이전 필드의 평균절대오차 값을 저장하는 수단과, 입력되는 디지털 비디오 신호의 평균절대오차의 차이를 계산하고, 그 결과에 따라 비디오 신호의 압축을 제어하는 평균절대오차차이 계산수단과, 상기 평균절대오차 차이 계산수단의 제어를 받아 입력된 디지털 비디오 신호를 압축하는 수단과, 상기 평균절대오차 차이 계산수단으로부터 픽쳐 구조 정보를 입력받아 픽쳐 헤더를 발생하는 수단, 및 압축된 비디오 신호와 픽쳐 헤더를 서로 다중화하는 수단을 구비함.
4. 발명의 중요한 용도
동영상 전송시스템에 이용됨.

公开(公告)号：KR1019990032410A

公开(公告)日：1999-05-15

申请号：KR1019970053451

申请日：1997-10-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  박권철 ,  이명호 ,  전병윤

IPC: H01R33/76

Abstract: 본 발명은 개발 단계에 있는 BGA(Ball Grid Array)형 칩을 PCB 보드에 실장 한 후 PCB 보드 납땜면에서 BGA 칩을 시험하기 위한 BGA 시험용 소켓에 관한 것이다. 기존의 방법은 PCB보드에 실장된 BGA 칩 주변에 많은 플레이티드 통과 홀(PTH)을 뚫어서 이 PTH에 시험 장치를 연결하여 시험한다. 이 방법을 사용 하여 BGA 칩의 모든 핀들을 시험 하려면 다량의 PTH를 뚫어야 되며, 이것에 의해 BGA 주변의 배선의 복잡화 및 부품간 큰 여유 공간(Clearance)을 요구 한다. 또한 시험이 끝난 후 시험용 PTH 제거를 위해 PCB보드의 재 제작 문제 등이 존재 한다. 이러한 문제점들을 제거 하기 위해, PCB보드에 BGA 칩 실장시 BGA 볼 핀들이 PCB보드 내층과 연결 목적으로 보조 PTH를 뚫게 되며 이 보조 PTH의 PCB보드 납땜면에 BGA 시험용 소켓을 삽입하여 전기적 시험을 한다.