-
-
公开(公告)号：KR1019970053401A
公开(公告)日：1997-07-31
申请号：KR1019950052672
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/76
Abstract: 본 발명은 에스오아이 모스트랜지스터의 소자 격리방법에 관한 것으로서 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산확이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제 거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비한다.
따라서, 채널 영역으로 이용되는 활성영역의 주위에 소자를 격리하기 위한 격리산화막을 활성영역의 두께로 형성하여 활성영역의 측면으로 전류가 누설되는 것을 감소시킬 수 있다.-
公开(公告)号：KR1019970008343B1
公开(公告)日：1997-05-23
申请号：KR1019930028267
申请日：1993-12-17
Applicant: 한국전자통신연구원
IPC: H01L21/265
Abstract: The present invention provides a method of making an isolation oxide film using high-density oxygen ion implantation whereby the isolation area is minimized and high integration is easily attained. This method includes the steps of forming a silicon oxide film or heterogeneous insulating film (22) on a silicon substrate (21) and applying a photoresist (23) to define insulating and active regions (24, 25); forming a silicon oxide film (27) by high-density oxygen ion implantation (26) to form an oxide film on a desired region without reducing the region (25); and forming a silicon oxide film (28) to a desired thickness by thermal treatment.
Abstract translation: 本发明提供了使用高密度氧离子注入制造隔离氧化膜的方法，由此隔离区域最小化并且容易获得高集成度。 该方法包括在硅衬底（21）上形成氧化硅膜或非均匀绝缘膜（22）并施加光致抗蚀剂（23）以限定绝缘和有源区（24,25）的步骤。 通过高密度氧离子注入（26）形成氧化硅膜（27）以在所需区域上形成氧化膜而不减少区域（25）; 以及通过热处理将氧化硅膜（28）形成所需厚度。
-
公开(公告)号：KR1019970018522A
公开(公告)日：1997-04-30
申请号：KR1019950028610
申请日：1995-09-01
Applicant: 한국전자통신연구원
IPC: H01L27/088
Abstract: 본 발명은 모스트랜지스터의 제조방법에 관한 것으로서, 필드산화막에 의해 한정된 활성영역 내의 소정 부분에 소오스 및 드레인전극에 의해 한정되는 채널영역에 측벽을 형성하여 반도체기판과 동일한 도전형의 불순물을 이온 주입한 후 활성화시켜 소오스 및 드레인전극에 도핑된 불순물의 확산에 의한 소오스 및 드레인영역의 형성과 동시에 반도체기판 표면으로부터 1500~5000Å 정도 깊이의 범위에 형성된 중간 농도 영역이 소오스 및 드레인 영역과 서로 접합되지 않도록 형성한다. 따라서 채널영역의 하부 깊은 곳에 중간 농도영역을 소오스 및 드레인영역과 접합되지 않도록 형성하여 펄치쓰루의 발생을 방지함과 동시에 기생 접합 캐패시터를 완전히 제거할 수 있다.
-
公开(公告)号：KR1019970000425B1
公开(公告)日：1997-01-09
申请号：KR1019900014891
申请日：1990-09-20
IPC: H01L27/06
CPC classification number: H01L21/70 , Y10S148/009
Abstract: A BICMOS(bipolar complementary metal oxide semiconductor) FET(field effect transistor) and method thereof are provided to simplify the structure and method. The method comprises the steps of: forming an N-type buried layer(4) and a P-well(9) on a substrate(1); forming a P-type base layer(15) on a silicon oxide(13) by implanting boron ions and annealing; sequentially ion-implanting boron ions into an activation region to control an NMOS threshold voltage and into a PMOS region to control PMOS threshold voltage; forming a gate oxide(18) by thermal oxidation; forming an MOS gate region(21) and a polysilicon storage region(22); forming a source and drain regions(25,26) by activation the ion implanted dopants by annealing; exposing a contact portion(28) by etching an oxide layer; and forming a metal wire(30) by depositing an aluminum(29) and etching the aluminum.
Abstract translation: 提供BICMOS（双极互补金属氧化物半导体）FET（场效应晶体管）及其方法以简化结构和方法。 该方法包括以下步骤：在衬底（1）上形成N型掩埋层（4）和P阱（9）; 通过注入硼离子和退火在氧化硅（13）上形成P型基极层（15）; 将硼离子顺次离子注入激活区域以控制NMOS阈值电压并进入PMOS区域以控制PMOS阈值电压; 通过热氧化形成栅极氧化物（18）; 形成MOS栅极区域（21）和多晶硅存储区域（22）; 通过退火激活离子注入的掺杂剂来形成源区和漏区（25,26）; 通过蚀刻氧化物层暴露接触部分（28）; 以及通过沉积铝（29）并蚀刻所述铝来形成金属丝（30）。
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019940016581A
公开(公告)日：1994-07-23
申请号：KR1019920025009
申请日：1992-12-22
IPC: H01L21/314
Abstract: 본 발명은 반도체 기판상에 유전체막을 형성하는 방법에 관한 것으로서, 실리콘 기판상에 유전체막을 형성하는 공정과, 불소함유 가스를 유전체막으로 주입하여 유전체막과 실리콘 기판 사이의 계면에 불소가 주입되도록 하는 공정과, 불소주임된 실리콘기판을 열처리하는 공정을 포함한 것이다.
-
公开(公告)号：KR1019930008021B1
公开(公告)日：1993-08-25
申请号：KR1019910010537
申请日：1991-06-25
IPC: H01L27/092
Abstract: The semiconductor having a improved-ohmic-contact is prepared by making contact holes on the substrate, forming 20-100μm thick first metal wiring of aluminium, removing n-type semiconductor except p-type by partial lithography, depositing 20-100μm thick barrier metal, making 500-1000μm thick second metal wiring on barrier metal, removing all area of metal except barriers by lithography to make p-type semiconductor/ first wiring metal/ barrier metal/ second wiring metal structure and n-type semiconductor/ barrier metal/ second wiring metal.
Abstract translation: 具有改进的欧姆接触的半导体通过在基板上形成接触孔来制备，形成厚度为20-100μm的铝的第一金属布线，通过部分光刻除去p型除去n型半导体，沉积20-100μm厚的阻挡金属 在阻挡金属上制造500-1000μm厚的第二金属布线，通过平版印刷除去障碍物以外的所有金属区域，使p型半导体/第一布线金属/阻挡金属/第二布线金属结构和n型半导体/阻挡金属/秒 接线金属。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.02 seconds)
