公开(公告)号：KR100211947B1

公开(公告)日：1999-08-02

申请号：KR1019960012717

申请日：1996-04-24

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  강원구 ,  이규홍

IPC: H01L29/739

Abstract: 본 발명은 다결정규소 소오스/드레인 모스 트랜지스터 및 그 제조방법에 관한 것으로, 다결정규소 소오스/드레인 모스 트랜지스터를 제조시 채널영역의 손상을 방지하기 위해서 채널영역에 하부 규소산화막과 규소질화막 및 상부 규소산화막으로 이루어진 다층절연층을 형성하여 두고, 이후 CMP에 의해 다결정규소 소오스/드레인을 형성할 때 채널에 식각손상을 방지함과 아울러 이들의 확산층을 형성하여 상기 다층 절연층에 의해 상기 다결정규소 소오스/드레인 및 확산층을 형성할 때 채널영역의 산화를 방지하는 모스 트랜지스터의 제조방법 및 동일한 방법을 적용하는 전계효과 트랜지스터의 제조방법 및 이 제조방법에 의해 제조된 다결정규소 소오스/드레인 모스 트랜지스터 구조를 제공함에 특징이 있다.

公开(公告)号：KR100135029B1

公开(公告)日：1998-04-20

申请号：KR1019940027479

申请日：1994-10-26

Applicant: 한국전자통신연구원

Inventor： 강원구 ,  유종선 ,  김여환 ,  강성원

IPC: H01L27/08

CPC classification number: H01L29/1037 ,  H01L29/4232 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66621 ,  H01L29/7831 ,  H01L29/7838

Abstract: 집적회로의 집적도가 증가함에 따라 채널의 길이가 짧아지는 금속 산화물 반도체 소자에서 발생하는 문제점인 짧은 채널효과, 소스와 드레인의 저항증가, 금속배선에 의한 접합파괴 및 일렉트로 마이그레이션 등에 의한 소자의 신뢰성 저하를 방지하기 위한 것으로서, 게이트 전극과 소스 및 드레인 사이에 홈형태의 또다른 게이트 전극을 형성하여 이 홈의 깊이만큼의 소스 및 드레인의 접합깊이를 확보함으로써 이와 같은 문제점들을 극복한다.
이러한 홈구조의 게이트 전극 아래에 소정 농도의 불순물을 주입하면, 이 불순물의 농도를 조절함으로써 문턱전압이나 누설전류와 같은 전기적 특성을 조절하는 것이 가능해 진다.

公开(公告)号：KR100119275B1

公开(公告)日：1997-09-30

申请号：KR1019930026792

申请日：1993-12-08

Applicant: 한국전자통신연구원

Inventor： 강원구 ,  강성원 ,  유종선

IPC: H01L21/02

Abstract: A fabrication method of SOI(silicon on insulator) substrate having each different thickness of an active layer using substrate-joining technique is disclosed. The method comprises the steps of: forming patterns(3, 5) having different step coverage on a substrate A(8); sequentially forming an oxide layer(9) and a polysilicon layer(10); joining the substrate A(8) and a substrate B(13); thinning the back-side(14,15) of the substrate A(8) by polishing or etching; CMP(chemical mechanical polishing) the back-side(14,15) using the oxide layer(9) as a stopper, thereby forming a silicon thin film(16) having high aspect ration and a silicon thin film(17) having low aspect ratio.

Abstract translation: 公开了使用基板接合技术的每个不同厚度的有源层的SOI（绝缘体上硅）衬底的制造方法。 该方法包括以下步骤：在衬底A（8）上形成具有不同阶梯覆盖度的图案（3,5）; 顺序地形成氧化物层（9）和多晶硅层（10）; 接合基板A（8）和基板B（13）; 通过抛光或蚀刻使衬底A（8）的背面（14,15）变薄; 使用氧化物层（9）作为阻挡层的背面（14,15）的CMP（化学机械抛光），从而形成具有高纵横比的硅薄膜（16）和具有低方位的硅薄膜（17） 比。

公开(公告)号：KR1019970053082A

公开(公告)日：1997-07-29

申请号：KR1019950053642

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  강원구 ,  유종선

IPC: H01L21/335

Abstract: 본 발명은 자기정렬형 MOS 트랜지스터의 제조방법에 관한것으로 채널영역에 게이트전극이 자기정렬되어 소오스/드레인영역이 대칭적으로 형성되어 소자의 특성이 개선되는 동시에 고집적화 될 수 있는 MOS 트랜지스터의 제조방법에 관한것이다.
상술한 본 발명은 채널형성영역의 상부가 노출되도록 제2개구부를 형성하는 공정과, 전면에 폴리실리콘(17) 을 증착하고 이를 패터닝하여 제2개구부(14) 의 내부에만 폴리실리콘(17) 을 잔존시켜 이를 게이트전극(20) 으로 형성하여 채널영역과 게이트전극(20) 이 자기정렬되게 함으로써 게이트전극(20) 의 폭을 최소화함으로써 실현된다.

公开(公告)号：KR1019970013419A

公开(公告)日：1997-03-29

申请号：KR1019950024215

申请日：1995-08-05

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  이규홍 ,  강원구

IPC: H01L29/78

Abstract: 본 발명은 반도체 장치 및 그의 제조방법에 관한 것으로서, 반도체 기판의 소정 부분에 형성된 트렌치의 내부에 표면이 상기 반도체 기판과 평탄하도록 채워진 소자분리 산화막이 형성되고 소오스 및 드레인 영역이 이전에 형성된 게이트전극 양측의 반도체 기판 상에 상기 게이트전극과 동일한 높이로 형성된다. 따라서, 소자의 평탄도가 향상되어 소오스 및 드레인전극 형성시 접촉 홀의 형성이 용이하고 과도 식각을 방지할 수 있으며, 또한, 게이트전극 하부의 반도체 기판의 표면이 식각에 의해 손상되지 않도록 하여 캐리어의 이동도가 저하되는 것을 방지할 수 있다.

公开(公告)号：KR1019960005331B1

公开(公告)日：1996-04-23

申请号：KR1019930027629

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  강원구

IPC: H05B33/10

Abstract: forming first insulation layer(202), a conductor(203) and second insulation layer(204) on a substrate(201); forming trench by removing some position of the insulation layers(202)(204) and the conductor(203); depositing third insulation layer(206) on the side wall and top of the trench; forming insulation layer on the side-wall by engraving the insulation layer; depositing electron emission material(208); and forming cathode by removing the second insulation layer(204) and side-wall(207) positioned between a gate(211) and a side-wall(209).

Abstract translation: 在衬底（201）上形成第一绝缘层（202），导体（203）和第二绝缘层（204）; 通过去除绝缘层（202）（204）和导体（203）的一些位置来形成沟槽; 在所述沟槽的侧壁和顶部上沉积第三绝缘层（206）; 通过雕刻绝缘层在侧壁上形成绝缘层; 沉积电子发射材料（208）; 以及通过去除位于浇口（211）和侧壁（209）之间的第二绝缘层（204）和侧壁（207）来形成阴极。

公开(公告)号：KR1019950021011A

公开(公告)日：1995-07-26

申请号：KR1019930028267

申请日：1993-12-17

Applicant: 한국전자통신연구원

Inventor： 강성원 ,  강원구 ,  유종선

IPC: H01L21/265

Abstract: 본 발명은 고농도의 산소이온 주입법을 이용한 소자절연방법에 관한 것으로서, 종래에 비아드즈 바이크에 의해 활성영역이 축소되어 공정여유도가 감소하게 되고, 또한 부가공정에 의한 공저잉 용이하지 않은 문제점을 해결하기 위하여 본 발명에서는 규소기판(21)표면에 소자절연영역(24)을 포토레지스트(23)또는 그 이외의 이온주입마스크를 사용하여 폐단을 형성한 후 이후 고농도의 산소원자를 이온주입한 다음, 포토레지스트 또는 그 이외의 이온주입마스크를 제거하고, 고온의 열처리공정을 하여 표면에 산화막(22)을 형성하므로써 소자의 절연영역을 고농도 산소이온 주입을 이용하여 정확히 절약할 수 있으며, 소자의 절연면적을 최소화함으로써 초고집적화가 용이할 수가 있다.

公开(公告)号：KR1019950020984A

公开(公告)日：1995-07-26

申请号：KR1019930028265

申请日：1993-12-17

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  강원구 ,  강성원

IPC: H01L27/12

Abstract: 본 발명은 기판이 높은 불순물 농도를 가지는 SOI소자구조에 관한 것으로서, 종래에 표면 실리콘 불순물 농도가 기판 불순물 농도보다 훨씬 크기 때문에 이면채널에서 드레인 누설 전류가 흘러 온-오프 특성이 감소되는 문제점이 있었기에 본 발명에서는 매몰산화막 밑의 기판 불순물 농도가 표면실리콘의 불순물 농도보다 높게하는 구조를 제공함으로써 상기 드레인 누설전류에 의한 온-오프 특성을 향상시킬 수 있다.

公开(公告)号：KR1019940016741A

公开(公告)日：1994-07-25

申请号：KR1019920025334

申请日：1992-12-24

Applicant: 한국전자통신연구원

Inventor： 강원구 ,  강성원 ,  안근영

IPC: H01J31/18

Abstract: 본 발명은 전기적으로 위치선정이 가능한 전자방출 기판의 제조방법에 관한 것이고, 규소기판상에 소정간격을 두고 종방향으로 복수의 홈을 형성하여 절연물질을 충진하는 공정과, 상기 규소기판의 상부 표면에 금속층을 도포한 다음 상기 홈의 넓이보다 넓은 홈을 갖도록 상기 금속층을 식각하는 공정과, 상기 금속층들 사이의 전기적 절연을 위해 절연 물질을 도포하는 공정과, 상기 절연물질상부에 기판접합용 다결정규소를 형성한 다음 표면을 평탄화하는 공정과, 상기 다결정규소에 지지기판을 접착한 다음 상기 절연물질이 노출될 때까지 상기 규소기판을 연마하는 공정과, 상기 절연물질에 의해 전기적으로 분리된 규소기판의 상부에 음극형성용 마스크를 사용하여 음극을 형성하는 공정과, 상기 음극상부에 규소산화막을 형성하는 공정과, 상 규소산화막상부에 절연물질을 도포한다음 평탄화하는 공정과, 상기 평탄화된 절연물질상부에 금속박막을 스트라임선 형상으로 형성하는 공정과, 상기 금속박막을 소정 패턴으로 식각하여 상기 음극에 대응하는 부분에서 개구를 형성한 다음 상기 절연물질과 규소산화막을 제거하여 음극선단이 노출되게 하는 공정을 포함하는 전자방출 기판의 제조방법이다.

公开(公告)号：KR1019940001425B1

公开(公告)日：1994-02-23

申请号：KR1019900017909

申请日：1990-11-06

Applicant: 한국전자통신연구원

Inventor： 이규홍 ,  강원구 ,  김대용 ,  이진호

IPC: H01L27/108

CPC classification number: H01L27/1023 ,  H01L21/8229 ,  Y10S257/906

Abstract: 내용 없음.