-
-
-
公开(公告)号：KR100349667B1
公开(公告)日：2002-08-23
申请号：KR1020000008238
申请日：2000-02-21
Applicant: 한국전자통신연구원
IPC: G06F17/40
Abstract: 본 발명은 데이터베이스 시스템의 동시성 제어방법에 관한 것으로, 고차원 색인 구조에서 노드의 용량이 초과하여 넘침이 발생할 때에 재 삽입 연산 중 재 삽입을 위해 색인 구조의 노드에서 삭제된 객체들에 대해서도 탐색이 가능하도록 하는 동시성 제어방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
본 발명에 따른 동시성 제어방법은 전역계수기로 로그일련번호를 사용하여 비단말 노드의 엔트리에 논리일련번호가 포함되어 저장 효율을 떨어뜨리는 문제를 방지하고, 재 삽입을 위하여 트리에서 삭제한 엔트리를 특정노드(재 삽입 노드)에 보관하여 탐색연산이 이를 참조할 수 있도록 해 준다. 또한, 래치와 잠금을 혼용하여 색인노드에 대한 잠금은 탐색연산에 전혀 영향을 미치지 않고, 탐색 연산이 수행될 때 접근하려는 노드에 공유모드의 래치만 획득하므로 노드에 대한 삽입 또는 삭제 연산의 잠금으로 인한 지연이 발생하지 않아 높은 탐색 성능을 제공할 수 있다.-
-
公开(公告)号：KR1020010063839A
公开(公告)日：2001-07-09
申请号：KR1019990061940
申请日：1999-12-24
Applicant: 한국전자통신연구원
IPC: G06F7/00
CPC classification number: G06F11/1474 , Y10S707/99933 , Y10S707/99953
Abstract: PURPOSE: A method for recovering for a high dimensional index structure is provided to secure an efficient recovery in a reinsertion calculation based on an ARIES(Algorithm for recovery and isolation exploiting semantics) and a page-oriented re-performing and a page-oriented recovery. CONSTITUTION: An "NTA" is started for recovering a deletion of one reinsertion entry(200). The number of remaining entries which are not inserted in a node to be performed a recovery are read, and the entries are inserted in a node to be performed a recovery as the number of entries which are not inserted and remains out of the deleted entries which are recorded in a log record. In addition, a log record in the case that a partial or all reinsertion entries are inserted is recorded when a log record is recovered at a deletion of a reinsertion entry selected in a terminal or non-terminal node(201). After the entry is inserted, the changed minimum boundary area is reflected in an ancestor node(202), and the "dummyCLR" meaning that one recovery process of a reinsertion entry is completed is recorded(203), and the process is restored.
Abstract translation: 目的：提供一种恢复高维度索引结构的方法，以确保基于ARIES（恢复和隔离开发语义的算法）和面向页面的重新执行和面向页面的恢复的重新插入计算中的有效恢复 。 构成：启动“NTA”以恢复一个重新插入条目（200）的删除。 读取未插入到要执行恢复的节点中的剩余条目的数量，并且将条目插入到要执行恢复的节点中作为未被插入并保留在删除条目之外的条目的数量 记录在日志记录中。 此外，当在终端或非终端节点（201）中选择的重新插入条目的删除中恢复日志记录时，记录插入部分或所有重新插入条目的情况下的日志记录。 在插入条目之后，改变的最小边界区域被反映在祖先节点（202）中，并且记录表示重新插入条目的一个恢复处理完成的“dummyCLR”（203），并且处理被恢复。
-
Patent Agency Ranking
公开(公告)号：KR100289331B1
公开(公告)日：2001-05-02
申请号：KR1019980044943
申请日：1998-10-27
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: 본 발명은 데이터베이스의 동시성 제어 방법에 관한 것이며, 특히, 노드의 용량이 초과하여 넘침(overflow)이 발생할 때에 노드 내의 일부 객체에 대한 재 삽입을 수행하는 고차원 색인 구조를 위한 동시성 제어 방법을 제공하는 데 그 목적이 있다.
본 발명에 따르면, 데이터베이스에 적용되는 고차원 색인 구조의 동시성 제어 방법에 있어서, 뿌리 노드를 저장하고 있는 큐로부터 엔트리를 가져온 후에, 가져온 엔트리에 대한 객체를 선택하는 제 1 단계; 하위 노드가 가지고 있는 논리일련번호가 상위 노드에 저장되어 있는 예상논리일련번호보다 큰지를 판단하는 제 2 단계; 상기 제 2 단계의 판단 결과, 크면 하위 노드의 이웃 노드로 이동하면서 객체를 선택한 후에, 상기 제 2 단계부터 반복 수행하는 제 3 단계; 및 상기 제 3 단계의 판단 결과, 크지않으면 색인 트리에 대한 검색이 완료됨에 따라 재 삽입 테이블에 존재하는 하위 노드에 해당하는 레벨의 노드로부터 객체를 선택하는 제 4 단계를 포함하여 이루어진 동시성이 제어된 탐색 방법이 제공된다.-
-
公开(公告)号：KR1019940000292B1
公开(公告)日：1994-01-14
申请号：KR1019900011198
申请日：1990-07-23
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: The structure includes a CCU (2) for processing the data of node computers (2a-2m), an MPU (4) for processing the multi-media data, a DPU (5) for processing the data-base, a user interface (10) for controlling the input-output function, an ISS(20) for controlling the transmission of data to each unit, an IUCN (3) for processing information by the manager node computer. This method improves the performance of system and the effectiveness of data base processing.
Abstract translation: 该结构包括用于处理节点计算机（2a-2m）的数据的CCU（2），用于处理多媒体数据的MPU（4），用于处理数据库的DPU（5），用户接口 10），用于控制输入输出功能的控制数据到每个单元的ISS（20），用于管理节点计算机处理信息的IUCN（3）。 该方法提高了系统的性能和数据库处理的有效性。
-
公开(公告)号：KR1019930000871B1
公开(公告)日：1993-02-08
申请号：KR1019890016416
申请日：1989-11-13
Applicant: 한국전자통신연구원
Abstract: The integrated circuit (IC) for providing the latch of simple structure includes: a plurality of memory columns for storing the input data; a memory including a plurality of output decoders, which are connected to the respective memory columns; an address decoder providing the write address for memory writing operation corresponding to the write signal and the write enable signal, and the read address for memory reading operation to the memory. The memory column includes an inverter and a 4-latch comprising the combination or two AND gates and one NOR gate, which are connected parallely with each other.
Abstract translation: 用于提供简单结构的锁存器的集成电路（IC）包括：用于存储输入数据的多个存储器列; 存储器，包括连接到各个存储器列的多个输出解码器; 提供与写入信号和写入使能信号相对应的用于存储器写入操作的写入地址的地址解码器和用于存储器读取操作的读取地址到存储器。 存储器列包括反相器和包括彼此并联连接的组合或两个与门和一个或非门的4锁存器。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.021 seconds)
