-
公开(公告)号：KR1020070059388A
公开(公告)日：2007-06-12
申请号：KR1020050118177
申请日：2005-12-06
Applicant: 한국전자통신연구원
IPC: H03H17/00
CPC classification number: H03H17/06 , H03H17/0225 , H03H17/0227 , H03H17/0238 , H03H17/0248
Abstract: A method for designing a multiplier-less FIR digital filter is provided to simplify and expand a structure of a filter in case of supporting input data of a multiple communication standard. A method for designing a multiplier-less FIR(Finite Impulse Response) digital filter includes the steps of: generating a constant table, Toe(111), which selects a constant of more than 8; generating a 16 multiple boundary table, Tcb(112), having 16 multiple section information; generating a constant section table, Tai(113), having section information between constants; generating a table, Tsi(114), having an index which reads an addition and subtraction result(123); and generating an addition table, Tas(121), and an error compensation table, Taa(122) by using a generated table(110), Toe, Tcb, Tai, and Tsi. The addition table, Tas(121), is generated by addition in 16 sections. The error compensation table, Taa(122), is generated by compensating an error by addition and subtraction.
Abstract translation: 提供一种用于设计无乘数FIR数字滤波器的方法，用于在支持多通信标准的输入数据的情况下简化和扩展滤波器的结构。 一种用于设计无乘数FIR（有限冲击响应）数字滤波器的方法，包括以下步骤：产生选择大于8的常数的常数表Toe（111）; 生成具有16个多段信息的16个多重边界表Tcb（112）; 产生一个常数表，Tai（113），具有常数之间的段信息; 产生具有读取加法和减法结果（123）的索引的表Tsi（114）; 以及使用生成表（110），Toe，Tcb，Tai和Tsi生成加法表Tas（121）和误差补偿表Taa（122）。 添加表Tas（121）是通过在16个部分中添加生成的。 误差补偿表Taa（122）通过加法和减法补偿误差来产生。
-
公开(公告)号：KR1020060069167A
公开(公告)日：2006-06-21
申请号：KR1020040108282
申请日：2004-12-17
Applicant: 한국전자통신연구원
IPC: H03M13/41
CPC classification number: H03M13/395 , H03M13/4107 , H03M13/4192
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호 시스템에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 초고속 통신을 수행하기 위하여 완전 병렬 ACS의 구조를 사용하고, 임계 경로의 최적화를 위하여 radix2 대신에 radix4를 사용한 구조에 있어서, 레지스터 교환 방식과 역추적 방식을 결합한 하이브리드 방식을 적용하여 하드웨어의 크기를 개선하고 성능과 전력소모에 있어서 최적화된 구조를 제공할 수 있는 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호 시스템을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 경로 메트릭 계산기로부터 경로 메트릭의 가지(생존경로)를 입력받아, 블록 역추적을 하기 위한 비트 길이만큼 레지스터 교환을 통하여 블록 생존값을 얻기 위한 레지스터 교환수단; 상기 레지스터 교환이 원활하게 이루어지도록 블록 생존값을 저장 및 출력하고, 상기 레지스터 교환을 통해 얻은 블록 생존값을 블록 역추적 메모리에 쓸 때까지 저장하기 위한 저장수단; 및 상기 저장수단의 값을 상기 블록 역추적 메모리에 쓰면서 블록 역추적을 수행하여 복호된 데이터를 출력하기 위한 블록 역추적 수단을 포함하되, Radix4를 사용한 완전 병렬 ACS(Add Compare Select) 구조를 갖는 것을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 고속 무선통신 시스템 등에 이용됨.
하이브리드 역추적, 레지스터 교환, 블록 역추적, 비터비 복호기, Radix4-
公开(公告)号：KR1020030041036A
公开(公告)日：2003-05-23
申请号：KR1020010071757
申请日：2001-11-19
Applicant: 한국전자통신연구원
IPC: H03M13/37
CPC classification number: H03M13/3922 , H03M13/2957 , H03M13/6502 , H03M13/6505
Abstract: PURPOSE: A turbo decoder having a state matrix and calculation method using the same are provided to reduce a hardware size by reducing a calculation amount through simplifying of a turbo decoding algorithm. CONSTITUTION: A branch matrix calculation means(43) receives a symbol input via an input buffer and calculates a branch matrix. A state matrix calculation means(44) calculates and stores a reverse state matrix using the branch matrix calculated via the branch matrix calculation means and calculates a forward matrix using the branch matrix. A log likelihood ratio calculation means(46) calculates a log likelihood ratio using the forward state matrix input via the state matrix calculation means and the reverse state matrix stored in the state matrix calculation means.
Abstract translation: 目的：提供具有状态矩阵的turbo解码器和使用其的计算方法，以通过简化turbo解码算法来减少计算量来减小硬件尺寸。 构成：分支矩阵计算装置（43）经由输入缓冲器接收符号输入并计算分支矩阵。 状态矩阵计算装置（44）使用通过分支矩阵计算装置计算的分支矩阵来计算并存储反向矩阵，并使用分支矩阵计算正向矩阵。 对数似然比计算装置（46）使用经由状态矩阵计算装置输入的正向状态矩阵和存储在状态矩阵计算装置中的反向状态矩阵来计算对数似然比。
-
公开(公告)号：KR1019980049370A
公开(公告)日：1998-09-15
申请号：KR1019960068071
申请日：1996-12-19
Abstract: 본 발명은 ATM 셀 전송에 기초한 동기식 디지털 계층(SDH)을 집적회로로 구현하는데 효과적인 헤더오류정정(HEC)의 구조에 관한 것으로서, 종래의 155Mbps SDH에서 HEC의 기본적인 구조는 8비트로 구성된 ATM셀을 처리하도록 되었지만 622Mbps SDH에서 ATM셀은 16비트 구조를 가지고 있어 16비트로 구성된 HEC 구조가 필요한 문제가 있으므로 상기 문제점을 해결하기 위해 본 발명의 HEC는 ATM 셀의 헤더 5바이트에서 발생하는 오류를 정정하기 위하여 부호화하고 복호화하는 기능을 수행하며, 이 때 생성다항식 g(x)=x
8 +x
2 +x+1 을 사용함으로써, 5바이트의 셀 헤더에서 발생하는 오류 중 1비트를 정정할 수 있고 다중오류를 검출할 수 있는 능력을 가지고 있으므로 16비트로 구성된 ATM 셀을 처리하기 위한 새로운 HEC 구조를 제시하여 ATM 셀 동기를 맞추는데 효율적인 구조를 가 지고 있다.-
公开(公告)号：KR100138875B1
公开(公告)日：1998-06-15
申请号：KR1019940036349
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H03M13/00
CPC classification number: H03M13/3961 , H03M13/4107 , H04L1/0054
Abstract: 비터비 복호기의 가지 메트릭 모듈에 입력되는 4비트 연성판정된 수신 부호어는 양끝 +7(0111)과 -7(1001)부근의 값은 오류가 포함될 확률이 적고, 중앙 +(0001), 0(0000), -1(1111)부근에 있는 값은 오류가 포함될 확률이 상대적으로 큰 특징을 갖는다.
본 발명에서는 가지 메트릭의 이러한 특징을 고려하여 오류가 많이 발생할 확률이 큰 중앙부분의 변화가 가지 메트릭에 영향을 주는 효과를 줄이고, 오류가 발생할 확률이 작은 양 끝부분의 변화가 가지 메트릭에 주는 효과도 줄이고, 그 사이 +4(0100)와 -4(0100)근처의 변화를 가지메트릭에 충실히 반영하는 것이다.
이렇게 하면 가지 메트릭 값이 갖는 오류의 확률이 낮아져서 비터비 복호기의 성능을 향상시킬 수 있다.
또한, 최대값 근처의 가지 메트릭 값은 더욱더 큰 값을 갖도록 하고 최소값 부근의 값을 갖는 가지 메트릭 값은 더욱 세분된 값을 갖도록 하고 중간의 애매한 부분에서는 가지 메트릭 값의 변화를 작게하고 그 나머지 부분에서는 가지 메트릭의 변화를 충실히 반영하여 비터비 복호기의 성능을 향상시킬 수 있다.-
Patent Agency Ranking
-
公开(公告)号：KR1020110070778A
公开(公告)日：2011-06-24
申请号：KR1020100115080
申请日：2010-11-18
Applicant: 한국전자통신연구원
CPC classification number: H03M13/2957 , H03M13/3927 , H03M13/42 , H03M13/6502 , H04L1/0052
Abstract: PURPOSE: A parity generation apparatus for turbo decoding and a MAP apparatus are provided to improve decoding performance by increasing the amount of information for decoding with small quantity of calculation. CONSTITUTION: A first state matrix calculation part(110) obtains forward and reverse state matrices for an input symbol. A second state matrix calculation part(120) calculates forward and reverse state matrices for parity bits. An information calculation part(130) decodes information bits using the state matrices for the input symbol. A parity calculation part(140) decodes parity bits using the state matrix for the parity bits. The information calculation part and the parity calculation part use an LLR algorithm.
Abstract translation: 目的：提供用于turbo解码的奇偶校验生成装置和MAP装置，通过以少量计算增加用于解码的信息量来提高解码性能。 构成：第一状态矩阵计算部分（110）获得输入符号的正向和反向状态矩阵。 第二状态矩阵计算部分（120）计算奇偶校验位的正向和反向状态矩阵。 信息计算部分（130）使用输入符号的状态矩阵对信息比特进行解码。 奇偶校验计算部分（140）使用奇偶校验位的状态矩阵对奇偶校验位进行解码。 信息计算部和奇偶运算部使用LLR算法。
-
公开(公告)号：KR1020100050005A
公开(公告)日：2010-05-13
申请号：KR1020080109081
申请日：2008-11-04
Applicant: 한국전자통신연구원 , 전남대학교산학협력단
CPC classification number: G06T5/002 , G06T5/20 , G06T2207/20012 , G06T2207/20192
Abstract: PURPOSE: An anisotropy spreading method based on the directionality of an edge obtaining the image of the high quality and an apparatus thereof are provided to preserve the edge indicating the feature of an image and remove the noise. CONSTITUTION: A comparison unit(140) compares a predetermined threshold value and calculated strength value. If the intensity is greater than the critical value, an edge maintaining unit(150) presently decides the current pixel of the image. A noise removing unit(160) decides the intensity pixel of image with the domain which is not edge.
Abstract translation: 目的：提供基于获得高质量图像的边缘的方向性的各向异性扩展方法及其装置来保留指示图像的特征的边缘并消除噪声。 构成：比较单元（140）比较预定阈值和计算强度值。 如果强度大于临界值，则边缘保持单元（150）当前决定图像的当前像素。 噪声去除单元（160）以不是边缘的域来决定图像的强度像素。
-
公开(公告)号：KR100564741B1
公开(公告)日：2006-03-27
申请号：KR1020020079989
申请日：2002-12-14
Applicant: 한국전자통신연구원
IPC: H04B7/06
Abstract: 본 발명의 V-BLAST 시스템은, 채널 정보를 갖는 행렬 및 수신 심볼을 각각 입력받아 전달하는 제1 및 제2 스위치와, 제1 스위치로부터의 행렬을 입력받아 의사 역행렬 계산을 위한 코펙터 행렬 및 행렬식을 연산하여 출력하는 의사 역행렬 계산기와, 의사 역행렬 계산기로부터 출력되는 코펙터 행렬에 대한 최소 인덱스값을 연산하여 출력하는 크기 및 최소값 계산기와, 크기 및 최소값 계산기로부터의 최소 인덱스값을 발생시키는 행에 대응하는 원래의 행렬의 열을 제거한 새로운 행렬을 제1 스위치에 입력시키는 행렬 축소기와, 크기 및 최소값 계산기로부터의 최소 인덱스값을 발생시키는 행 벡터 및 행 벡터의 전치 행렬을 연산하여 출력시키는 제로 포싱 벡터 선택기와, 제로 포싱 벡터 선택기로부터의 전치 행렬과 제2 스위치로부터의 수신 심볼을 곱한 후 결과를 출력시키는 제1 곱셈기와, 제1 곱셈기로부터의 출력과 의사 역행렬 계산기로부터의 행렬식을 입력받아 제1 곱셈기의 출력을 행렬식으로 나누어 출력시키는 나눗셈기와, 나눗셈기로부터의 출력을 입력받아 소정의 함수 연산을 수행하여 추정 정보값을 출력시키는 역 매퍼와, 역 매퍼로부터의 출력에 최소 인덱스값을 발생시키는 행에 대응하는 열을 곱한 후 결과를 출력시키는 제2 곱셈기, 및 수신 심볼로부터 제2 곱셈기로부터의 출력을 감산하여 새로운 수신 심볼을 출력시키는 감산기를 포함한다.
다중-입력 다중-출력(MIMO), BLAST, STC-
公开(公告)号：KR1020050063425A
公开(公告)日：2005-06-28
申请号：KR1020030094829
申请日：2003-12-22
Applicant: 한국전자통신연구원
IPC: H04B7/02
CPC classification number: H04L1/0656 , G06F17/16 , H04L25/0242
Abstract: 본 발명은, MIMO 통신시스템 수신기의 V-BLAST에서 채용할 수 있으며 보다 효율적으로 채널전달함수행렬을 처리할 수 있는 채널전달함수행렬의 처리방법 및 채널전달함수 처리장치를 제공한다.
본 발명에 따르면, 채널전달함수행렬(H)을 소정의 로그변환 테이블을 이용하여 로그변환하고, 로그변환된 채널전달함수행렬(H)의 허미션행렬(H
H )을 산출한다. 다음에, 로그변환된 채널전달함수행렬과 허미션행렬의 덧셈 및 쟈코비안 연산을 이용하여 곱행렬(A)을 산출하고 이 곱행렬의 역행렬(A
-1 )의 여인자 및 결정인자를 산출한다. 이 여인자 및 결정인자 각각과 상기 허미션행렬(H
H )의 덧셈 및 쟈코비안 연산을 이용하여 의사역행렬을 산출한 후, 산출된 의사역행렬을 역로그변환 테이블을 이용하여 역로그변환한다.
본 발명에 따른 V-BLAST 복호기는 많은 양의 곱셈기를 필요로 하는 실수도메인 연산을 수행하지 않고, 입력된 채널전달함수행렬(H)을 이진로그를 취하여 로그도메인의 값으로 변환하고, 간단한 덧셈기와 쟈코비안을 사용하여 구현할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.022 seconds)
