-
公开(公告)号：KR1020100050005A
公开(公告)日：2010-05-13
申请号：KR1020080109081
申请日：2008-11-04
Applicant: 한국전자통신연구원 , 전남대학교산학협력단
CPC classification number: G06T5/002 , G06T5/20 , G06T2207/20012 , G06T2207/20192
Abstract: PURPOSE: An anisotropy spreading method based on the directionality of an edge obtaining the image of the high quality and an apparatus thereof are provided to preserve the edge indicating the feature of an image and remove the noise. CONSTITUTION: A comparison unit(140) compares a predetermined threshold value and calculated strength value. If the intensity is greater than the critical value, an edge maintaining unit(150) presently decides the current pixel of the image. A noise removing unit(160) decides the intensity pixel of image with the domain which is not edge.
Abstract translation: 目的：提供基于获得高质量图像的边缘的方向性的各向异性扩展方法及其装置来保留指示图像的特征的边缘并消除噪声。 构成：比较单元（140）比较预定阈值和计算强度值。 如果强度大于临界值，则边缘保持单元（150）当前决定图像的当前像素。 噪声去除单元（160）以不是边缘的域来决定图像的强度像素。
-
公开(公告)号：KR100812225B1
公开(公告)日：2008-03-13
申请号：KR1020060074086
申请日：2006-08-07
Applicant: 한국전자통신연구원
CPC classification number: H04L49/101 , H04L49/15 , H04L49/45
Abstract: 본 발명은 다수개의 마스터와 슬레이브로 구성된 멀티프로세서 SoC 플랫폼에 적합한 고속의 데이터 전송이 가능하며, 마스터와 슬레이브에 따라서 확장이 용이하고 제어구조가 간단한 크로스바 스위치(crossbar switch) 구조에 관한 것이다.
본 발명에서는 고속의 데이터 전송이 가능하면서 확장성이 용이하고 제어가 간단한 개선된 크로스바 스위치 구조를 제안하고 이를 이용한 멀티프로세서 SoC 플랫폼 구조를 제안한다.
본 발명의 크로스바 스위치 구조는 행과 열로 이루어진 메트릭스 형태 연결구조를 가지는 2×1 멀티플렉서들로 이루어지는데, 여기서, 상기 각 2×1 멀티플렉서는, 하나의 입력 라인에는 동일 행의 전단 열 멀티플렉서의 출력 라인이 연결되며, 나머지 입력 라인에는 당해 멀티플렉서를 포함하는 열의 입출력 라인이 연결되며, 각 행의 마지막단 열 멀티플렉서의 출력 라인에는 당해 행의 입출력 라인이 연결되는 것을 특징으로 한다.
멀티플렉서, SoC, 크로스바 스위치, 멀티프로세서-
公开(公告)号：KR1020070061307A
公开(公告)日：2007-06-13
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: An SoC equipped with a hybrid communication tool using an on-chip bus and an on-chip network is provided to realize excellent performance by using a suitable communication route according to property of data transmission, as the on-chip bus and the on-chip network are simultaneously applied to the SoC. A processor(200) controls operation of the hardware modules included in the SoC. Each slave module(220) is operated by receiving control of the processor. Each master module(240) is operated without receiving the control of the processor while controlling the slave module. The on-chip bus(210) is a data communication route between the processor and the slave module. The on-chip network(230) is the data communication route between the master module and the slave module. A slave-master module is operated by receiving the control of the processor while controlling the slave module. The slave-master module(250) communicates the data with the processor through the on-chip bus and communicates the data with the slave module through the on-chip network.
Abstract translation: 提供了使用片上总线和片上网络的混合通信工具的SoC，通过使用根据数据传输特性的合适的通信路由，作为片上总线和片上 网络同时应用于SoC。 处理器（200）控制包括在SoC中的硬件模块的操作。 每个从模块（220）通过接收处理器的控制来操作。 每个主模块（240）在控制从模块的同时操作而不接收处理器的控制。 片上总线（210）是处理器和从模块之间的数据通信路由。 片上网络（230）是主模块和从模块之间的数据通信路由。 通过在控制从模块的同时接收处理器的控制来操作从主模块。 从主模块（250）通过片上总线与处理器通信数据，并通过片上网络与从模块通信数据。
-
公开(公告)号：KR100723831B1
公开(公告)日：2007-05-31
申请号：KR1020050029950
申请日：2005-04-11
Applicant: 한국전자통신연구원
IPC: G06F9/30
Abstract: 시스템 온 칩 설계를 위한 하드웨어/소프트웨어 스케쥴링 방법 및 이 기능을 실현하는 기록 매체가 개시된다. 상기 SOC 스케쥴링 방법에서는, 하드웨어/소프트웨어 모듈들의 동작 클럭 싸이클, 각 모듈간의 동작 우선순위 및 시스템 구조 정보로부터, 우선 순위 그래프 및 제약 조건 그래프를 만들고, 주어진 시스템 구조상에서 시스템 전체의 동작 클럭 싸이클 및 파이프라인 수를 만족하는 각 모듈의 동작 시간에 대한 스케쥴 결과를 생성한다. 또한, 시스템 전체의 동작 클럭 싸이클이 만족되지 않으면, 이를 만족시킬 수 있는 최적의 파이프라인 수와 그에 해당하는 스케쥴 결과를 생성한다.
-
公开(公告)号：KR100670820B1
公开(公告)日：2007-01-19
申请号：KR1020050063265
申请日：2005-07-13
Applicant: 한국전자통신연구원
Abstract: 본 발명은 온칩네트워크 인터페이스 장치 및 방법에 관한 것으로, 다수개로 이루어진 온칩네트워크 포트; 상기 온칩네트워크 포트중 어느 하나로부터 전송받은 데이터를 다른 온칩네트워크 포트로 전송하는 스위치; 및 AMBA 온칩 버스 프로토콜로 설계된 IP 모듈로부터 입력받은 AMBA 신호를 인터페이스하여 상기 온칩네트워크 포트로 출력하고, 상기 온칩네트워크 포트로부터 받은 온칩네트워크 신호를 인터페이스하여 상기 IP 모듈로 출력하는 인터페이스부;로 구성된다. 따라서, AMBA 2.0 온칩 버스 프로토콜에 따르는 신호와 온칩네트워크 프로토콜에 따르는 신호를 인터페이스 하는 장치 및 방법을 통하여 보다 빠른 전송속도로 통신을 수행할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020060067070A
公开(公告)日：2006-06-19
申请号：KR1020050013904
申请日：2005-02-19
Applicant: 한국전자통신연구원
Abstract: 온칩 네트워크 토폴로지 생성 장치 및 그 방법이 개시된다. 알고리즘 단계의 설계 사양이 구현된 레퍼런스 코드를 수행하여 IP 모듈간의 통신 요구량을 분석하고, IP 모듈들간의 통신 요구량을 기초로 IP 모듈들을 최하위 자식노드로 하는 이진트리를 생성한다. 그리고, 이진트리의 소정 중간노드와 연결된 하위 노드들과 소정 중간노드와의 병합 가능한 모든 경우 중에서 면적 및 통신지연시간을 기초로 정의된 비용함수의 값이 최소가 되는 병합을 선택하는 과정을 이진트리의 루트 노드까지 수행하여 트리를 재구성한다. 이로써, 면적 및 통신 지연 시간이 최소가 되는 온칩 네트워크 토폴로지를 생성할 수 있다.
온칩 네트워크 토폴로지, IP 모듈, 통신 요구량, 이진 트리-
公开(公告)号：KR100417136B1
公开(公告)日：2004-02-05
申请号：KR1020010019861
申请日：2001-04-13
Applicant: 한국전자통신연구원
IPC: G06F7/00
Abstract: PURPOSE: A device and a method for multiplying the finite fields on a polynomial basis are provided to offer a small volume circuit by using a digit serial mode in the finite fields multiplication of high degree polynomial and to realize the fast multiplication by using a fast clock generator deferent from the system clock. CONSTITUTION: The first storing tool stores a multiplier, a multiplicand and a product as the operation result by dividing into a digit unit. The second storing tool(15) assists the operation by storing a middle value necessary for a process carrying out the operation in the first storing tool and stores the final result. An address generating tool(16) generates an address of the second storing tool for writing or reading the value necessary for the first storing tool from the second storing tool. A clock generating tool(17) provides the fast clock operated by being separated from the system clock to the first storing tool.
Abstract translation: 目的：提供一种在多项式基础上乘以有限域的设备和方法，通过在高阶多项式的有限域乘法中使用数字串行模式提供小体积电路，并通过使用快速时钟实现快速乘法 发生器不同于系统时钟。 组成：第一个存储工具将乘数，被乘数和乘积存储为一个数字单位作为运算结果。 第二存储工具（15）通过在第一存储工具中存储执行操作的处理所需的中间值来辅助操作并存储最终结果。 地址生成工具（16）生成用于从第二存储工具写入或读取第一存储工具所需的值的第二存储工具的地址。 时钟生成工具（17）将通过从系统时钟分离而操作的快速时钟提供给第一存储工具。
-
公开(公告)号：KR1020140139370A
公开(公告)日：2014-12-05
申请号：KR1020130059949
申请日：2013-05-27
Applicant: 한국전자통신연구원
IPC: G03H1/04
CPC classification number: G09G5/00 , G02B26/10 , G09G2320/028
Abstract: 광시야각 홀로그래픽(holographic) 이미지 디스플레이 방법 및 장치가 개시된다. 본 발명에 따른 광시야각 홀로그래픽 이미지 디스플레이 방법은 표시하는 각도가 서로 상이한 복수개의 수평 스캔 라인들을 선택하는 단계 및 상기 복수개의 수평 스캔 라인들을 사용하여 각 수평 스캔 라인들이 표시하는 각도에서 서로 다른 데이터가 출력되도록 제어하는 단계를 포함한다.
Abstract translation: 公开了一种用于显示具有宽视角的全息图像的方法和装置。 根据本发明的用于显示具有宽视角的全息图像的方法包括：选择具有不同显示角度的多条水平扫描线; 并且控制水平扫描线，使得以各个水平扫描线的显示角度输出不同的数据。
-
公开(公告)号：KR1020100070736A
公开(公告)日：2010-06-28
申请号：KR1020080129420
申请日：2008-12-18
Applicant: 한국전자통신연구원
CPC classification number: H04N19/88 , H04N19/176 , H04N19/182
Abstract: PURPOSE: A pixel interleaving method of a dispersion video codec is provided to distribute and transmit continuous errors included in information which is transmitted from an encoder of a distribution video codec. CONSTITUTION: A difference image composed of the difference between an original image and a previous image is divided into blocks(S310). The total sum of burst errors about each divided block is obtained(S320). A table is generated. A block in which the burst errors are largest and a block in which burst errors are smallest are selected from the table(S330). Two blocks of the original image using information of the selected block are randomly interleaved.
Abstract translation: 目的：提供分散视频编解码器的像素交错方法，以分发和发送包含在从分发视频编解码器的编码器发送的信息中的连续错误。 构成：由原始图像和先前图像之间的差组成的差分图像被划分成块（S310）。 获得关于每个分块的突发错误的总和（S320）。 生成表。 从表中选择突发错误最大的块和突发错误最小的块（S330）。 使用所选块的信息的原始图像的两个块是随机交错的。
-
公开(公告)号：KR1020060071075A
公开(公告)日：2006-06-26
申请号：KR1020050029718
申请日：2005-04-09
Applicant: 한국전자통신연구원
IPC: G06F13/14 , H04N21/234
Abstract: 온-칩 네트워크를 구비한 동영상 인코딩 장치 및 그 설계 방법이 개시된다. 본 발명에 따른 동영상 인코딩 장치는 마스터 모듈과 슬레이브 모듈 사이의 복수 채널을 제공하는 크로스바 스위치, 마스터 모듈과 크로스바 스위치를 연결하는 마스터 네트워크 인터페이스 및 슬레이브 모듈과 크로스바 스위치를 연결하는 슬레이브 네트워크 인터페이스를 포함한다. 본 발명에 의하면, 클러스터 분리에 의해 병렬 처리의 수를 증가시켜 데이터 대역폭을 향상시키고 시스템 전체의 성능을 향상시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.021 seconds)
