-
公开(公告)号：KR1019950001513B1
公开(公告)日：1995-02-25
申请号：KR1019910022629
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: When the network system receives acknowledgment request data frame in the data link layer of Mini-MAP network, the method sends acknowledgment quickly to increase system efficiency. Mini-MAP network board consists of a micro-controller (10), a system ROM (12) loading system software, a non-volatile RAM (14), a token-bus controller (16), a dynamic RAM controller (18), a system RAM (20), a dual-port RAM (22), a modem (24) and an arbitration logic (26). Micro-controller consists of a micro-processor, a clock generator, a DMA controller, a timer and etc.
Abstract translation: 当网络系统在Mini-MAP网络的数据链路层接收到确认请求数据帧时，该方法快速发送确认提高系统效率。 Mini-MAP网络板由微控制器（10），系统ROM（12）加载系统软件，非易失性RAM（14），令牌总线控制器（16），动态RAM控制器（18） ，系统RAM（20），双端口RAM（22），调制解调器（24）和仲裁逻辑（26）。 微控制器由微处理器，时钟发生器，DMA控制器，定时器等组成。
-
公开(公告)号：KR1019950001232B1
公开(公告)日：1995-02-15
申请号：KR1019910022632
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: The bus arbitration circuit enables a processor and a token-bus controller to access the shared memory region without polling and interrupt in order to remove data-conflict. The MAP network controller comprises a processor, a token-bus controller, a shared memory region, a bus arbitration circuit. The bus arbitration circiut comprises the first D flip-flop inputting bus request from the token-bus controller and outputting bus hold signal; the second D flip-flop inputting bus hold acknowledge signal and outputting bus grant to the token-bus controller; AND gate arbitrating the bus access right.
Abstract translation: 总线仲裁电路使得处理器和令牌总线控制器能够访问共享存储器区域而不进行轮询和中断，以便消除数据冲突。 MAP网络控制器包括处理器，令牌总线控制器，共享存储器区域，总线仲裁电路。 总线仲裁循环包括来自令牌总线控制器的第一个D触发器输入总线请求并输出总线保持信号; 第二D触发器输入总线保持确认信号并将总线授权输出到令牌总线控制器; 和门仲裁总线访问权限。
-
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019930014063A
公开(公告)日：1993-07-22
申请号：KR1019910022633
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: 본 발명은 범용 맵(MAP) 접속장치용 MAP(Manufuring Autonation Protocol)네트워크 인터페이스 장치로 퍼스널 컴퓨터 버스 인터페이스와 전송매체간의 통신을 위한 맵(MAP) 네트워크 인터페이스 장치에 관한 것이다.
종래에는 공장 자동화를 위한 생산 자동화 분야에서 공장내의 각종 제조장비들인 CIM(Computer Integrated Manufacturing)을 구축하고자 할때 상기의 제조장비들이 상호간에 통신을 수행하여야 하지만 국제표준 통신 프로토콜인 맵(MAP) 또는 미니 맵(Mini-MAP)네트워크와 통신이 가능한 맵 네트워크 인터페이스 장치가 별도로 설계되어 있지 않으므로 국제표준 통신 프로토콜이 아닌 다른 네트워크를 사용하여 왔다.
그러나 본 발명은 공장내의 각종 제조장비들을 국제표준 통신 프로토콜인 미니 맵을 이용하여 하나의 통합된 네트워크를 구성하기 위한 맵 네트워크 인터페이스 장치로 다른 노드의 맵 인터페이스 기기들과 정보를 교환하여 퍼스널 컴퓨터 버스 인터페이스와 전송매체간의 통신이 가능하도록 맵 네트워크 인터페이스 장치를 제공하는 것이다.-
-
公开(公告)号：KR1019890004951B1
公开(公告)日：1989-12-02
申请号：KR1019870003489
申请日：1987-04-11
Applicant: 한국전자통신연구원
IPC: G01F23/18
Abstract: The circuit utilizing electrode (1) for detecting water level measures capacitance of water. The circuit comprising registors (R1- R3, R5, VR), diodes (D1-D3), transistors (TR1,TR2) and a photo coupler (PC) is turned on at positive half cycle of AC input. A variable registor (VR) is utilized to adjust the reference voltage determined by the type of water.
Abstract translation: 用于检测水位的电路利用电极（1）测量水的电容。 包括注册商（R1- R3，R5，VR），二极管（D1-D3），晶体管（TR1，TR2）和光电耦合器（PC）的电路以交流输入的正半周期导通。 利用可变电阻（VR）来调节由水的类型决定的参考电压。
-
公开(公告)号：KR100170186B1
公开(公告)日：1999-03-30
申请号：KR1019950048739
申请日：1995-12-12
Applicant: 한국전자통신연구원
IPC: H04R3/02
Abstract: 본 발명은 양방향 오디오 반향음 제거방법 및 그 장치에 관한 것으로, 지역 오디오 네트워크를 통하여 출력되는 원격 오디오의 반향음을 제거하기 위한 장치에 있어서, 입력되는 지역 오디오의 원음을 소정 시간 지연하는 지역 오디오 지연부와; 상기 지역 오디오 지연부를 통과한 오디오 원음의 크기를 조절하는 지역 오디오 크기 제어부와; 상기 네트워크를 통해 출력되는 원격 원격 오디오 신호를 소정 시간 지연하는 원격 오디오 지연부와; 상기 원격 오디오 지연부를 통과한 오디오 신호의 크기를 조절하는 원격 오디오 크기 제어부와; 상기 지역 오디오 지연부, 지역 오디오 크기 제어부, 원격 오디오 지연부, 원격 오디오 크기 제어부의 각 소정 지연시간과 크기 값을 제어하는 레지스터 제어부와; 상기 레지스터 제어부의 제어에 따른 상기 지역 오디오 크기 제어부와 원격 오디오 크기 제어부의 신호에 의해 지역 오디오 반향음과 원격 오디오 반향음을 동시에 제거하는 반향음 제거 처리부를 포함하여 구성되어, 오디오나 음성을 녹음할때 반향되는 불필요한 반향음을 제거해 줌으로써 원음의 음질을 얻을 수 있을 뿐만 아니라 네트워크를 통한 원격 음성회의나 영상회의에 적용하면 최상의 원음 오디오 음질을 제공받을 수 있다.
-
公开(公告)号：KR100119899B1
公开(公告)日：1997-10-30
申请号：KR1019940029928
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G09G5/10
Abstract: A circuit for compressing/decompressing a video data is disclosed. The circuit comprises: a pixel bus interface(1), a field memory(2), a scale unit(3), an input video synchronizing controller(4), a first and a second path controllers(5,6), a first and a second brightness/color multiplexors(7,8), an output video synchronizing controller(9), a first and a second algorithm processors(10,11), a first and a second code SRAMs(12,13), a first and a second ROMs(14,15), a first and a second SRAMs(16,17), a first and a second frame buffers(18,19), a compression FIFO(20), a DMA interrupt controller(21), an input/output controller(23), and a first and a second compression FIFOs(24,25).
Abstract translation: 公开了一种用于压缩/解压缩视频数据的电路。 该电路包括：像素总线接口（1），场存储器（2），标度单元（3），输入视频同步控制器（4），第一和第二路径控制器（5,6），第一 和第二亮度/色彩多路复用器（7,8），输出视频同步控制器（9），第一和第二算法处理器（10,11），第一和第二代码SRAM（12,13），第一 以及第二ROM（14,15），第一和第二SRAM（16,17），第一和第二帧缓冲器（18,19），压缩FIFO（20），DMA中断控制器（21） 输入/输出控制器（23）以及第一和第二压缩FIFO（24,25）。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.019 seconds)
